在现代基于无线技术的通信系统中,射频收发机是至关重要的一部分。它的特点是可以在没有电缆的条件下完成信号的发射与接收,其性能的好坏决定了无线通信的质量。而锁相环是射频收发机中的核心模块之一,主要用于收发机前端与后端电路参考时钟信号的产生。其提供的信号源的稳定性决定了变频后信号的质量,其性能决定了整个收发机的性能,频点的最小分辨率决定了信道的宽度,频点切换速度决定了收发机的反应速度。由于工作频率高,工作模式复杂,在无线通信技术极度发达的当下,锁相环技术依旧是人们研究的热点。小数分频锁相环主要通过频繁切换分频器的分频比来实现小数分频,进而将引入小数杂散、量化噪声等问题。本文通过分析锁相环各个模块的非理想因素并改进部分模块的性能,从而提高锁相环的相位噪声性能、减小功耗、降低锁相环的锁定时间等其他参考指标。同时采用基于MASH 1-1-1型的∑-Δ调制器将其输出信号的量化噪声推向高频,从而减小传统小数分频器引入的小数杂散等问题。基于此种设计思路,本课题在0.18μm CMOS工艺下设计了一款可应用于射频收发机中的小数分频锁相环电路。其主要内容如下:本文分析了小数分频锁相环的实现原理与影响其性能的参数指标,给出了锁相环的线性模型与相位噪声模型,按设计规划的指标分模块完成设计与仿真。完成了一个输入频率为14MHz,频率分辨率为26.68Hz的小数分频锁相环。在设计过程中,PFD加入了复位延时信号EN,避免了鉴相的“死区效应”;设计了一款基于负反馈的动态匹配电荷泵电路,使其在较宽的输出电压范围仍然具有较低的电流失配率。在典型值PVT角下对其仿真,结果显示,当电源电压为1.8V时,电荷泵的输出电流为10μA,输出电压在0.2-1.5V范围内变化时,电流失配率最大仅为0.12%;在VCO的尾电流设计中,采用数控调谐电阻阵列替代传统MOS管尾电流。在幅度调谐机制的配合下,不仅实现了一款调谐范围为1.4GHz至2.1GHz、调谐比率为48.6%的低功耗、低噪声的VCO。并在相同功耗下与传统MOS尾电流型LC-VCO进行了比较,验证了数字调谐电阻阵列的有效性。将其与所列参考文献相比,具有更好的相位噪声性能和性能指标。在典型值PVT角下,当载波频率为1.85GHz时,其相位噪声为-127.2 dBc/Hz@1 MHz,1.8V工作电压下消耗电流496μA。且FoM和FoMT分别为-193.06dBc/Hz和-206.7dBc/Hz。最后,基于MASH 1-1-1结构完成了 Σ-Δ小数分频器,将量化噪声推向高频,并利用系统中的环路滤波器将其噪声滤除,解决了传统小数分频器引入小数杂散等问题。对系统进行仿真,结果显示,当VCO输出频率在1.75GHz,系统输出信号稳定时,其锁定时间是31μs,控制电压是673mV,回路输出相位噪声为-112dBc/MHz@1MHz。