采用片上系统(System-on-a-Chip,SoC)技术设计专用硬件平台,成为嵌入式电子芯片发展的必然趋势;受成本、可靠性、能效、市场、电池容量等多方面的影响,低功耗设计成为嵌入式SoC的发展趋势。本文从CPU(Central Processing Unit)核的低功耗优化出发,采用多阈值CMOS(Complementary Metal Oxide Semiconductor)技术,提出了基于层次化处理与分簇约束的静态功耗优化方法、基于关键路径数的静态功耗优化方法。以提升SoC的功效为核心思想,根据系统的应用特征,针对增强型8051CPU核、兼容ARM(Advanced RISC Machines)指令集CPU核,分别设计了两种功耗管理策略。以此为基础,在USB(Universal Serial Bus)设备控制器芯片上进行了流片验证,在传感网SoC芯片上进行了仿真分析。全文的主要研究工作和结果归纳如下。(1)从嵌入式系统的发展趋势出发,阐述了SoC低功耗设计的重要性;接着,基于功耗模型,总结了降低功耗常用的优化手段,重点分析了门控时钟、多电源电压、多阈值CMOS技术及与功耗优化密切相关的时序分析技术。(2)通过分析前人在多阈值CMOS分配算法方面所做的工作,提出了基于层次化处理与分簇约束的方法。该方法基于潜在关键路径数将电路节点划分为多个层次;以同簇处理的方式代替逐节点优化;基于功耗延迟相关性参数处理同簇电路节点。测试结果表明,该方法能自适应时序约束的变化,可减小65%-73%的静态功耗。(3)从时序角度出发,提出了基于关键路径数的方法。该方法首先获取最大静态功耗降低幅度,然后基于关键路径数对时序违反路径进行时序修复。测试结果表明,该方法可降低66%-73%的静态功耗。与基于层次化处理与分簇约束的方法相比,当处理时序违反路径数较多的情况时,该方法具有较好的适应性。(4)针对基于增强型8051CPU核的SoC设计了一种功耗管理策略。分析了采用USB2.0标准协议功耗规范的USB设备在实际应用中可能出现的功耗效率问题。为解决设备消耗不必要功耗的问题,实现外部连接设备控制内部系统工作状态,提出了一种多触发源交互式可自唤醒的功耗管理策略,从系统策略、结构映射、挂起-唤醒机制三个层面进行了设计。测试结果表明,嵌入在设备中的功耗管理单元表现出较好的功耗效率,当设备从正常工作模式转换为空闲模式时,功耗从168.300 mW降为0.858 mW。所采用的设计降低了整体设计的挂起电流,增强了芯片系统的稳健性。(5)针对基于兼容ARM指令集CPU核的SoC设计了一种功耗管理策略。为合理利用系统资源,为其提供了多种工作模式,在功耗意图(Power Intent)中设计了电源规划,在功耗管理单元中设计了总线接口模块、状态控制引擎模块、唤醒控制模块完成供电网络的控制。接着,为验证电源控制信号时序与工作模式切换的正确性,从交叉编译环境及固件库的配备、能感知电压的仿真环境的建立着手,搭建了统一的软硬件仿真平台。仿真结果表明,所设计的功耗管理单元可实现系统工作模式的正确切换,在深度睡眠模式下可切断大部分模块的供电,在空闲模式下可切断特定模块的供电,返回到正常模式时可正常工作。综上所述,本文所提出的基于层次化处理与分簇约束的方法、基于关键路径数的方法能自适应时序约束的变化,可分别减小65%-73%、66%-73%的静态功耗。与前人的工作相比,该类方法摆脱了对可调参数的依赖,考虑了电路节点的差异与关键性。针对基于增强型8051CPU核的SoC所设计的功耗管理策略可提升系统的功耗效率,空闲模式下功耗可从168.300 mW降至0.858 mW;针对基于兼容ARM指令集CPU核的SoC所设计的功耗管理策略可正确地实现电源网络控制。