目前，国内大部分高校的计算机组成实验平台是纯硬件化的，内部结构固定，灵活性差，不利于学生自主创新，大大降低了教学质量。FPGA技术提供了一个灵活的设计平台，本论文采用FPGA技术，设计了32位五级流水线CPU，可应用于计算机组成实验课程，有助于提高教学质量。论文根据实际需要，结合理论研究，提出了基于FPGA的五级流水线CPU的总体结构模型，利用DE2开发平台完成了32位五级流水线CPU的设计过程，实现了取指IF、指令译码ID、指令执行EXE、存储MEM和结果写回WB五个周期的功能设计，并专门设计了流水线演示系统，通过对系统演示效果的分析，验证了CPU设计的合理性。论文采用Verilog HDL语言，完成了流水线CPU五个周期的设计。取指周期设计了PC寄存器和指令存储器，实现了取指令功能；译码周期设计了控制器CU、寄存器堆等部件，完成了20条指令的译码功能；指令执行周期主要对运算器ALU的设计，实现了对数据的运算操作；存储周期完成了数据存储器的设计，用于存储周期的读写操作；结果写回周期，通过设计多路器，实现将正确的结果写回到目的寄存器中。流水线的设计，必然带来相关问题，含有数据相关、控制相关和结构相关。论文重点对前两种相关进行了研究与处理，设计了内部前推方法和暂停流水方法相结合的策略，解决了流水线数据相关问题，采用延迟转移法，解决了流水线控制相关问题。论文设计了流水线演示系统，实现了流水线演示及效果分析的功能。最后，编写了测试程序，在FPGA平台上对流水线CPU进行了功能验证，并分析了流水效果，CPU运行正常，功能完备，取得了预期的结果。