基于TSV的三维集成电路充分利用了芯片的第三个维度,将多个裸片(Die)通过TSV(Through Silicon Vias)进行垂直互连,这不仅缩短了互连线长度,降低了互连功耗,而且提升了芯片集成密度,是集成电路发展的必然趋势。而TSV作为多个裸片之间的信号传输通道,其可靠性直接影响了整个芯片的良品率。但由于目前TSV制备工艺尚不成熟,使得在TSV制造、裸片绑定(bonding)、芯片运输和芯片使用过程中都可能出现与TSV相关的故障。为了解决该问题,本文针对TSV短路和开路故障进行研究,提出了一种适用于绑定后(Post-bond)的TSV自测试电路。主要工作如下:1、为了支持TSV测试电路的设计与分析,建立了TSV故障模型。根据目前TSV制备工艺,对TSV缺陷机理进行了分析,并根据缺陷机理建立了相应的故障模型。此外,为了使TSV测试电路的分析更贴近实际情况,建立了TSV全通道(下层Die金属→Bump→TSV→上层Die金属)的电学模型。2、为了探测TSV短路故障,从两个方面进行了研究。一方面,为了改善现有TSV短路测试方法L2VCC在漏流测试阈值(LTT,Leakage Test Threshold)方面的不足,提出了一种改进方案,该改进方案使其LTT值由原来的100μA降低到了17μA。另一方面,为了满足TSV低漏流测试阈值和高漏流测试分辨率的要求,提出了一种基于脉宽测量的TSV短路测试方法——CAF-SAM。该方法的LTT范围为[0.1μA,20μA],当LTT为1μA时,其漏流测试分辨率可达22.5nA。此外,与现有研究相比面积开销降低了19.25%。3、为了支持TSV开路故障测试,制定了TSV信号退化等级。首先,通过SPICE模拟证明了,当开路电阻为0K?~33K?时,采用信号恢复电路对路径延时有近14%的改善。然后,以路径延时为约束,通过开路电阻对TSV信号退化进行量化分析,并制定出了“不用恢复”、“可恢复”和“不可恢复”三个信号退化等级,其中“可恢复”等级的TSV可通过信号恢复电路将其路径延时恢复到约束范围内,而不需要采用冗余的TSV进行替换,这样有效的节约了冗余TSV的资源。4、为了探测TSV开路故障,对基于电压比较的TSV开路故障测试电路进行了实现与优化。首先,对信号恢复电路进行版图实现,然后,为了提高电路的抗干扰能力,选择纯数字电路的TIQ比较器作为TSV开路测试比较器。最后,通过改变输入测试脉冲宽度的方法,提高了测试电路精度,同时使测试电路面积开销得到了12.82%的改善。5、对上述提出的TSV短路和开路测试方法进行了总体实现,定制出了相应模块的版图,并建立了TSV自测试流程。此外,在多种输入激励和PVT条件下,通过SPICE模拟对电路功能进行了全面验证,结果表明该电路功能正确,可应用于工程实践中。