随着集成电路的设计方法与制造技术的不断发展及其应用需求的迅速增长,片上系统(SoC)在嵌入式系统领域发挥着越来越重要的作用。但当进入深亚微米时代,传统的以专用集成电路(ASIC)为核心的SoC设计方法由于其开发周期过长,无法满足瞬息万变的用户需求,而以可配置可扩展处理器为核心的SoC设计方法将解决这一问题。本文将针对当前可配置可扩展处理器几个亟待解决的关键问题展开深入研究。首先,本文提出了一种基于传输触发体系结构的完全可配置可扩展T*CORE处理器模板,为后续研究构建了底层硬件基础。进而,本文提出了面向T*CORE的自动化软硬件协同设计流程与方法,通过该流程设计者可快速完成T*CORE处理器体系结构定制、高层次建模、相关软件工具及逻辑网表的自动生成等任务。高效的编译器是充分发挥T*CORE处理器性能的关键。本文提出了基于中间语言格式的T*CORE可重定目标编译器架构。对于架构中的寄存器分配任务,本文引入线性扫描算法解决了传统算法中存在的时间复杂度和空间复杂度过高,变量对于寄存器压力较大等问题。针对指令调度任务,本文首先提出了一种基于操作的关键路径与表调度混合算法,但该算法属于局部最优化算法,限制了调度性能。随后,本文又提出了一种通过遗传算法框架抽象指令调度问题的思想,并使用最小延迟矩阵和整数线性规划模型来处理各种数据依赖及资源约束,从而获得更高的指令级并行度。系统级建模对于SoC架构设计空间探测极为重要,但T*CORE处理器架构的高灵活性增加了其系统级建模的复杂度与难度。本文针对该问题提出了一种将面向对象技术与SystemC仿真技术相结合的系统级建模方法,并基于该方法设计了周期精确位精确的T*CORE处理器系统级模型,从而使得该模型具有灵活性高、易扩展、松耦合、仿真速度快、准确度高等优势。T*CORE处理器的架构特点导致其存在指令长度过宽以及代码规模膨胀迅速的缺陷。针对前者,本文提出了一种空操作NOP复用的方法,利用空操作字段存储长立即数以缩短指令长度。对于后者,本文提出利用算术编码完成T*CORE代码的压缩,并在压缩过程中通过马尔可夫模型获取转移概率,以获得更高的压缩率。最后,本文介绍了面向MP3解码应用而设计了T*CORE A0424v1芯片,并在GSMC 0.13μm CMOS工艺下完成MPW流片。该芯品最高工作主频可达150MHZ,面积为3.25mm2,静态功耗为2.27mw。此外,本文给出了利用该芯片与C*CORE处理器构建的面向音频应用的多核片上系统的整体设计方案,该系统仅在33MHZ主频之下即可完成高质量MP3实时解码,信噪比在85db以上,而动态功耗仅为9.23mw,从而验证了以T*CORE可配置可扩展处理器为基本设计单元的SoC具有很高的性价比以及设计灵活性。