随着集成电路技术的发展，芯片功能复杂度的增加以及芯片上市的市场需求time-to-market，使功能验证工作面临越来越大的压力和挑战。单次流片的成功率低和芯片的研发周期长是目前业界普遍存在的现象。而单次流片的失败往往是因为功能验证不完备导致存在功能缺陷，如何通过改进验证方法提高芯片的单次流片成功率，缩短芯片研发周期是本论文的研究重点。本文的主要内容是利用基于SystemVerilog语言的VMM(VerificationMethodology Manual)验证方法学搭建EEPROM控制器模块(EECTRL)的模块级验证平台。该验证平台具有随机约束、断言技术、面向对象、可重用等优点，可以显著提高验证效率，缩短产品的研发周期。该验证方法是以覆盖率为导向的，通过对功能覆盖率和代码覆盖率的分析，确保芯片功能验证的完备性，可以提高首次流片的成功率。详细研究了整个验证平台的搭建过程，说明了其中各个验证组件的功能和实现方式，阐述了如何利用随机约束完成期望功能的验证以及断言的使用，分析了验证环境中数据流及如何实现功能的自动化比对。讲述了搭建验证环境的调试过程和调试方法，最后给出了EECTRL模块的覆盖率统计结果，达到了预期的要求结束仿真验证。