直接数字频率合成器(DDS)相对传统频率合成技术具有频率分辨率高、转换时间短、相位连续和易合成复杂波形等优点。随着科技发展的需要,使其大量应用在通信、雷达和各种电子系统中。由于在数字域进行处理,使其具有丰富的杂散,且输出频率范围有限的缺点。本文基于FPGA对DDS中相位累加器和相幅转换器模块做了深入研究,旨在提高DDS的工作频率和输出信号性能,主要的工作包括:1、理论分析DDS的杂散,建立模型分别对位截断误差和幅度量化误差引起的杂散进行仿真,并重点研究了相位抖动技术对杂散的抑制。2、研究高速相位累加器。对流水线加法器、超前进位加法器和并行结构加法器进行了研究与性能对比。综合流水线和并行加法器各自的优点实现流水线并行加法器,该结构很好地兼顾了资源消耗和工作速度。3、研究提高相幅转换器性能的算法。对角度分解算法、流水线CORDIC算法和泰勒级数的线性插值算法进行了深入研究和性能对比。ROM+CORDIC算法减小了ROM容量的同时也避免CORDIC算法的迭代过程,通过对相位重新编码,直接计算出幅度值。该算法能同时提高输出信号的频率和无杂散动态范围,其资源消耗也明显少于同等条件下流水线CORDIC算法。4、利用DDS实现1.6GHz的采样频率,中心频率1.2GHz,带宽400MHz的LFM信号。由于目前的FPGA芯片达不到1.6GHz的工作速度,故而在FPGA内部采用八路并行结构,根据公式推导出每一路的参数。然后八路信号通过OSERDESE合成两路输入AD9739,在AD9739中采用混频模式取第二奈奎斯特区间的信号,即1.0GHz~1.4GHz的LFM信号。最后,通过带通滤波器抑制杂散,在频谱仪观察输出信号,其无杂散动态范围约-40dBc。