可重构技术是一种全新的数字电路设计模式，既保留了硬件计算速度快、效率高的优点，又兼具了软件灵活、开发周期短和易维护的特点，成为了目前计算系统领域的研究热点。动态局部可重构即在系统运行的过程中，系统的一部分按照预定义的方式功能改变，其它的部分正常运行。该技术具有提高资源利用率、缩短重构时间和提高系统可靠性的优点是FPGA(field programmable gate array)发展的方向之一。随着FPGA的集成度提高，嵌入硬核的种类和数量的增加为片上系统的发展提供了一个廉价的平台。　　 本文研究的重点是在硬件平台ML403开发板的基础上设计与实现动态局部可重构系统和具有动态局部自重构功能的可编程片上系统(system on programmable chip，SOPC)，并对局部重构系统的资源利用情况、重构区域划分和重构时间进行分析，并提出了一些指导性意见。　　 本文主要完成的工作内容包括：根据芯片重构原理，选取了用于动态局部可重构系统的开发平台；设计了基于FPGA的动态局部可重构系统，并使用Verilog语言编程实现，最后在ML403开发板上实现，讨论了资源利用率、配置文件大小和重构区域划分的问题；研究了Xilinx公司的32位硬核处理器PowerPC的软硬件开发，以及基于此的SOPC嵌入式系统开发；初步实现了基于SOPC的动态局部自重构系统，利用软件EDK、ISE和PlanAhead完成了整个自重构系统的硬件和软件的开发，并对自重构系统的重构区域划分进行分析。