论文部分内容阅读
近年来,分布式低压差线性稳压器(LDO)已经广泛应用于SoC设计中,为各种IP的电压域供电。在超低功耗应用中,模拟LDO(ALDO)无法获得合适的环路增益,而数字LDO(DLDO)由于具有良好的低压工作能力、工艺可扩展性,以及多样化的控制方案来实现特定电路需求,使其更适合SoC中的细粒度电源管理。包含大量快速开关器件的数字IP会产生很大的负载电流变化,因此DLDO需要具有快速的负载瞬态响应。但是传统的DLDO结构存在速度、精度和功耗的折中问题,当增大时钟频率以获得更快的响应速度时,功耗会成比例增加,电流效率和环路稳定性会降低。采用大输出电容处理负载瞬变不利于片上集成。因此设计具有快速瞬态响应的片上DLDO成为了研究的热点。本文以DLDO的快速瞬态响应特性为研究重点,分别从同步控制和异步控制方案出发设计了两种DLDO电路。首先设计了一种基于三环路控制的同步DLDO电路:采用三组具有进退位操作的移位寄存器结构作为数字控制器进行粗调和细调,以改善速度和精度的折中关系;提出一种基于下冲检测和与门结构的辅助环路来处理负载瞬变,使得瞬态响应速度提高、下冲电压幅度降低。为了得到更快的调节速度和更短的恢复时间,本文接着设计了一种基于异步和同步混合控制的DLDO电路:采用异步闪存移位寄存器结构作为粗调环路的核心,以提高调节速度;同时,针对减小下冲问题,引入了“先响应后写入”的两步动态逻辑,提出一种基于真单相钟控锁存器的快速调节方式,以缩短环路延迟、提高瞬态响应速度、降低下冲电压幅度;细调环路采用了同步双向移位寄存器结构以提高输出精度;还引入了“冻结”模式,以降低功耗、消除极限环振荡,并设计一种特殊计数器结构使稳态输出直流误差降低。本文设计的两种DLDO基于SMIC 55nm工艺分别完成了电路与版图的设计实现和仿真验证。仿真结果表明:(1)两种DLDO电路都能在最低0.6V的输入电压下稳定工作,最小压差为50mV。在输入为0.6V,输出为0.55V的情况下:同步DLDO和混合DLDO的线性调整率分别为20mV/V、21mV/V,负载调整率分别为1.41mV/mA、0.216mV/mA。(2)所设计的同步DLDO在9.6-mA/10-ns的负载跳变条件下,下冲电压幅度为85mV,仅使用了20pF的电容,得到了0.1337ps的品质因数;最小静态电流为7.25uA,最大电流效率为99.92%。(3)所设计的混合DLDO电路在26-mA/2-ns的负载跳变条件下,下冲电压幅度为107mV,并且在20ns内恢复,稳定后的输出直流误差小于?1%。与近两年的参考文献相比,本文所设计的同步DLDO在品质因数和电流效率方面具有一定的优势,所设计的混合DLDO在瞬态响应速度和恢复时间方面达到了先进水平。