纠错编码是通信系统实现可靠数据传输的一种有效方法。由于微电子技术的发展,使以前难以实现的复杂译码算法在超大规模芯片中得到实现。Turbo码的研究引发了基于图模型和迭代译码的码的研究热潮。低密度校验码(low-density parity-check codes,LDPC)以比Turbo码更逼近Shannon极限的误码率性能和可完全并行的迭代译码算法,使其在部分场合表现出比Turbo码更广泛的应用前景。本文基于DVB-S2标准和国家地面数字电视传输标准,对接收机的LDPC译码部分进行研究。主要研究其校验矩阵的特点,各种译码算法,分析其存储方式,着重于迭代译码的硬件实现。通过软件平台上的仿真,并编写硬件代码,综合后经FPGA验证。本文对译码部分的原理和算法,其硬件实现以及译码器的整体性能分析作了详细的阐述。第一章论述了纠错码的原理和发展,并对LDPC码的发展和应用做了重点介绍;第二章主要介绍了LDPC码的基础知识,重点分析基于循环移位单位矩阵的LDPC码,并结合DVB-S2和国标地面中的LDPC码进行讨论:第三章对LDPC码的译码原理进行详细的理论分析研究,并介绍了多种简化的LDPC译码算法;第四章从实现的角度,给出了一种结构化的存储方式,以及迭代过程的流水线实现结构;第五章提出了整个LDPC码的译码实现方案,同时详细说明了译码器主要部分的硬件实现结构。对LDPC译码器进行了仿真和综合,并给出仿真和综合结果;第六章为本文的进行总结和展望。本文的主要贡献在于针对LDPC定点译码设计时遇到的迭代不收敛问题,给出了一种改进的译码算法;并且针对基于循环移位单位矩阵的LDPC码的提出了结构化译码设计,并给出了部分并行迭代实现结构的高效流水线实现结构。