存储器是近年来VLSI设计关注的主要问题之一。现代微处理器核内的数据存储方式主要是寄存器文件，寄存器文件延时、面积和功耗占芯片各项指标的比重日益显著，而基于逻辑级RTL综合的寄存器文件在芯片物理设计中性能提升变得越来越困难，这不免给微处理器核的设计工作者带来了极大的挑战。　　存储器编译器(Memory Compiler)作为一个可以快速生成存储器的自动化工具在当今的芯片设计工作中越来越被广泛的使用，其模板化的设计方式可以有效地克服传统的全定制级存储器设计周期长，成本高等缺点。本课题针对存储器编译器相关的设计理论和实现技术进行深入研究，以追求高性能为主要目标对存储器编译器进行设计和优化，实现了一款基于标准单元的存储器编译器。本文的主要工作及贡献如下:　　1.设计并实现了一款基于标准单元的存储器编译器，该编译器具有高可配性和高兼容性的特点，可生成最小容量为1bit、最大容量为64Kbit，最多支持4个同步读写端口的存储器部件，采用了全部由门级单元构成的实现方式，支持静态时序分析(STA)，对物理设计全过程透明。　　2.在某40nm工艺环境下的实验评测结果表明，该编译器生成的存储器相对基于RTL综合的寄存器文件在性能上提高了8％，面积上节省了10％;相对于第三方工艺厂商提供的存储器编译器性能上提高了30％;同时达到了由全定制方式设计的相同规模的存储器性能的70％以上。