论文部分内容阅读
随着作为雷达观测对象的各种飞行器性能的提高以及雷达工作环境的恶化，人们对雷达信号处理设备提出了更多、更高的要求。早期的雷达信号处理主要是采用模拟的方法，但是模拟处理最大的问题是不灵活、不稳定。解决这些问题最好的方法就是釆用数字信号处理技术。 本文以国防重点项目某型号宽带测量雷达信号处理系统为背景，研制了基于CPCI总线的雷达数字信号处理系统的硬件平台，给出了目标一维距离像的速度补偿算法，并成功地将其应用于所开发的TMS320C6701数字信号处理硬件平台上。 文章首先简单介绍了雷达信号处理的发展和数字信号处理器的概况，然后提出了一个基于CPCI总线的以TMS320C6701数字信号处理器为核心的雷达数字信号处理的硬件平台，并且详细说明了该平台的硬件结构。论文对DSP存储器的扩展如外接FLASH、SBSRAM、SDRAM等进行了系统研究，详细介绍了CPCI总线协议，并对CPCI接口做了比较深入的分析。最后介绍了DSP的软件开发环境CCS以及DSP软件开发流程，讨论了进行雷达实时信号处理的FFT算法，并且给出了目标一维距离像的速度补偿算法的原理与仿真结果。 最后对所做工作进行了总结，并对下一步工作做了展望。