随着芯片制造工艺尺寸下降,存储器由于其高密度的特点,发生故障的概率更大,导致制造上良率下降,进而影响芯片制造成本。解决生产良率问题一方面可以运用改进的生产制造手段,另一方面可以在设计之初将自修复功能加入至芯片内,最终提高存储器生产良率。本文涉及三种存储器自修复的方案:RM(repair-most)、ESP(essential spare pivoting)、RR(Random single address Repair)。论文中对这三种方案的原理进行了详细介绍并结合实例进行了分析。这三种方案各有侧重,对待故障地址的处理上有很大差别,本文在修复率、面积占比、测试时间三个参数上进行比较,并进行成本分析。本文设计的自修复SRAM芯片经过前后端仿真、综合、时序分析、后端布局等主要芯片设计流程,得到最终的物理版图。在实际的芯片设计流程能够提供面积占比以及测试时间两个分析参数,修复率参数需要结合前期测试的故障数据,运用蒙特卡洛分析方法获得。使用自修复方案后,若运用修复率评价能够获得额外合格存储器数量,结果显示RM与ESP效果相当,RR最低;若运用面积占比评价额外需要的芯片面积开销,分析结果显示RR占比最大,RM次之,ESP最小;若运用测试时间评价芯片测试成本,结果显示RM方案最大,ESP次之,RR最小。其中修复率带来成本收益,面积占比以及测试时间带来成本开销,两者之差为最终成本收益。成本收益分析结果显示,三种自修复方案皆能带来成本收益,ESP方案收益最大,为14.9%,RM次之,为12.5%,RR最低,为6.2%。经过上述三个参数上的分析,得到ESP自修复方案对该存储器适用性最强,能够带来最大的成本收益,降低芯片生产成本。