现场可编程门阵列(FPGA)是八十年代中期出现的新型可编程逻辑器件.通过编程,可以把一个通用的可编程逻辑器件配置成为用户需要的硬件数字电路,从而大大加快电路产品的研发周期,降低研发成本,缩短电子产品的上市时间.随着SoC技术的进步,可编程片上系统(SoPC)的发展日益得到人们的重视.在SoC中嵌入"可编程IP核",不仅可以降低开发SoC的风险,而且其可重配置的灵活能力提供了将同一芯片用到不同应用中去的机会,尤其适用于不断变化和发展标准的产品开发中,例如通讯和网络芯片产品等,有效地缩短了产品的开发和上市时间,并降低了产品的升级成本.一套高效的CAD系统是使用可编程IP核的必要条件.和普通可编程逻辑器件的CAD系统不同,由于可编程IP核的供应商需要根据客户的需要,定制各种规模、结构不同的IP核,所以可编程IP核的CAD系统处理的对象更加灵活.可编程IP核结构的灵活性,对相应的CAD系统提出了新的挑战.该论文提出了一套适用于可编程IP核的布图系统PRPIC(Placement and Routing System forProgrammable IP Core),该系统对可编程IP核的结构进行抽象建模,并根据该模型生成用于布图的实际电路的有向资源图,从而可以灵活地支持规模、结构不同的可编程IP核.在布图算法方面,该文也根据可编程IP核结构和应用等方面的特殊性进行了优化.该文提出了能够处理多种布线资源的非线性拥挤度目标函数,能对布局后的线网可布性做更精确的预测,并利用改进的模拟退火算法来完成硬模块、软模块和简单模块的混合布局,使布局的规模大大降低,同时充分利用了可编程IP核中的快速进位链等特殊结构.同时提出了兼顾布通率和时延驱动的改进型迷宫布线算法,能够有效的支持可编程IP核中丰富的布线资源,从而得到高质量的布图结果.实验结果证明,PRPIC布图系统提出的一系列方法能够有效的改善布图效果,同时它的正确性和实用性也在实际的硬件系统中得到了验证.