无论是在军用还是在民用领域,雷达技术的作用显得越来越重要。接收机是雷达系统的重要组成部分,对系统性能起着关键性的作用。低噪声放大器是雷达接收机前端的关键组成部分。由于是整个电路系统的第一级,因此其增益、噪声以及线性度等直接影响整个电路系统的性能。同时,为了满足高可靠性和低成本的要求,电路需要高集成度。传统的射频集成电路主要采用GaAs工艺或者硅双极工艺,成本高且功耗大。而CMOS射频集成电路,由于成本低且功耗小,日益引起人们的重视。本文讨论了低噪声放大器设计的基本理论知识,并对其所涉及到的关键性能指标进行了详细的分析和讨论,如噪声、增益、稳定性以及线性度等。在对低噪声放大器的噪声源分析的基础上,给出了噪声系数计算公式,使用MATLAB软件对噪声系数进行优化,得出了噪声最小时的最佳栅宽。针对目前低噪声放大器中应用最广泛的源极电感负反馈结构,本文进行了详细分析,并在此基础上对该结构做出了优化,采用共源共栅级联结构,减小了栅漏电容的影响。本文提出了偏置电路、输入匹配网络以及级间匹配网络的设计方案。级间匹配电感优化结构能实现两级之间的共轭匹配,使信号的正向传输最大化,从而增大了信噪比,而且降低了噪声。本文采用TSMC的0.18μmCMOS工艺,结合射频集成电路仿真软件ADS(Advanced Design System)对低噪声放大器进行匹配、仿真和优化设计,得到了较好的仿真结果,并对仿真结果进行了分析讨论。为了抑制衬底噪声耦合干扰,在单端低噪声放大器电路的基础上给出了差分低噪声放大器电路,并使用Cadence公司的版图设计工具Virtuoso Layout Editor完成了差分低噪声放大器的版图设计。