太赫兹技术从技术发展之初就得到了科学各界的高度关注，特别是太赫兹成像系统被广泛应用于医学成像，机场安检和物质检测领域，得到了深入地研究。而半导体工艺的发展，使得利用集成电路技术实现低成本和便携式太赫兹成像系统有了可能。因此，本文将利用CMOS集成电路工艺，设计可应用于太赫兹FET平方律直接检波成像系统的读出电路阵列。本文的主要内容如下：首先，本文分析了FET平方律检波的原理，并在此基础上说明了基于该成像原理的读出电路的设计要求与要点。接着，本文又对读出电路中的噪声进行了分析，并对CMOS中的MOS管进行了小信号模型和噪声模型的建模，进一步指明了在低频下读出电路的设计要点是f噪声和直流失调的消除。其次，基于前面的理论分析，本文设计了可用于太赫兹成像系统的读出电路阵列。整个读出电路阵列由五部分构成：像元内前置放大器，相关双采样保持电路，输出缓冲级电路以及用于对读出阵列顺序寻址的行列移位寻址寄存器。像元内采用开环前置放大器一方面可以为极其微弱的检波器输出信号提供足够的增益，另一方面还使得信号免受开关噪声的影响。相关双采样技术的应用进一步提高了读出电路的噪声性能，同时消除了前置放大器直流失调的影响。为了便于将信号输出，进行进一步的信号处理，本文还设计了单位增益的输出缓冲级电路。利用行列移位寄存器，实现44读出阵列的串行输出。最后，整个读出电路阵列在Cadence IC仿真软件中进行了仿真，并且绘制了版图。仿真结果表明，前置放大器可以提供75dB的直流增益，单个读出电路通道上的等效输入噪声为25fV2Hz1/2。整个读出电路在1.8V供电下消耗了不到16mA的电流，整个版图的面积为433μm354μm的面积。