随着半导体技术的快速发展,集成电路已经迈入了SOC的新时代。具有高速,低功耗性能的ADC被广泛运用到模拟IP中,特别是在通信和视频处理领域。采样/保持电路是高速、高精度ADC中必不可少的重要电路单元,其作用是对给定的模拟信号进行采样,并将该采样信号保持一段时间,以便后续电路对其进行处理。采样/保持电路的性能参数决定了整个ADC的性能参数,它的设计是整个ADC电路设计工作中的极其重要的一个环节。高性能ADC和亚采样ADC一般都需要高采样率和高线性度的跟踪保持放大器(THA)。在本文中,一种基于BiCMOS工艺可以用于8位高速ADC的THA被提出。　　 首先本文对高速ADC(ADC)的结构、现状及发展作了简单的介绍,然后提出采样/保持电路设计的概念、研究对象以及采样/保持电路的发展状况,并着重对用于高速ADC的采样/保持电路进行研究,接着对我们要研究的800MHz的高速ADC采样/保持电路的发展现状进行讨论,然后通过对几种开环THA的优缺点的比较,提出本设计的THA。本设计提出一种新型高速全差分开环采样/保持电路结构,实现的高速采样。该采样/保持电路采用SEF采样开关来实现高频响应,以克服传统的CMOS开关的高频响应的不足,并重点分析SEF开关的性能、原理和误差。　　 在这一论文中的THA达到比较好的性能,本文所提出的THA采用0.35μm46GHz SiGe BiCMOS工艺设计。基于BiCMOS开关射极跟随器(SEF)的THA,旨在比二极管桥THA消耗更少的电流和面积。在THA核心,它功耗是44mw。在全采样模式下,在高达800 MHz的时钟速度下,其SFDR优于-52.8dB,。