论文部分内容阅读
时间数字转换器(Time-to-Digital Converter,TDC)是一种用来测量时间的电路,它将连续的时间信号转换为数字信号,从而实现时间测量的数字化。它主要的应用包括飞行时间测量(Time-Of Flight,TOF)、正电子成像技术(Positron Emission Tomography,PET)、以及激光、雷达、示波器等多种科学和工程领域。高精度TDC电路的设计可分为全定制设计和基于FPGA的半定制设计两种。相对于全定制设计(Application Specific Integrated Circuit,ASIC)设计周期长和开发成本高等问题,基于FPGA的TDC电路设计具有灵活性高,开发周期短,成本低以及可移植性高等特点。因此随着测量精度的要求不断提高以及FPGA技术的发展,在FPGA上设计高精度的时间间隔测量电路具有重要研究意义。本文首先对TDC的不同的设计方法进行了介绍与比较并综合考虑到Xilinx Virtex-5 FPGA芯片内部结构和资源,确定了TDC系统整体设计方案。采用自顶向下的方式将TDC主要分成了“粗”计数模块和“细”测量模块分别进行设计,“粗”计数模块由两个分别工作在上升沿和下降沿的普通二进制计数器实现;“细”测量模块都是由抽头延迟链、触发器阵列、温度计编码电路、校准电路构成。抽头延迟链是由Virtex-5芯片中CARRY4级联而成,通常一个CARRY4可以引出四抽头(CO0,CO1,CO2,CO3),即4个延迟单元,但是CARRY4的超前进位特性引起的温度计码“冒泡”现象会造成编码电路更加复杂以及逻辑资源消耗更多,同时该结构的TDC系统的积分非线性和微分非线性较大以及会出现“空道”的现象。本文通过对CARRY4进行了优化设计,即每个CARRY4只引出了两个抽头(CO0,CO3),从而消除了“冒泡”现象,使得优化后的TDC编码速度更加的简单、资源消耗的更少。校准电路采用码密度测试的方法对延迟链进行逐位校准到每个抽头的中间位置。为了进一步的提高了系统的测量精度,本文中Start通道和Stop通道分别配有3条延迟链同时测量,通过求平均值来获得最终的测量结果。最后,本文在Xilinx Virtex-5 ML507开发板上搭建测试平台。利用码密度测试方法对Start通道和Stop通道中的6条延迟链的分辨率(Lesat Significant Bit,LSB)、微分非线性(Differential Non-Linearity,DNL)以及积分非线性(Integral Non-Linearity,INL)进行分析并与优化前延迟链进行比较,每条延迟链的分辨率约为30ps,微分非线性约为(-1,2)LSB,积分非线性约为(-1,6.5)LSB;优化前延迟链的分辨率约为14ps,微分非线性约为(-1,7)LSB,积分非线性约为(-2,16)LSB,说明了优化后的延迟链有着更好的稳定性和线性度。在Start通道和Stop通道同时使用3条链时,时间精度RMS为13.2ps。