与其他类型的模数转换器相比,逐次逼近型模数转换器(SARADC)具有结构简单、低功耗、高分辨率、尺寸小等优势。在中等分辨率市场有着非常重要的地位,因此在精密仪器仪表、工业数据采集、医疗和航空航天等领域已经得到了广泛的应用。基于工业、医疗、军事等应用场合的需要,人们对SARADC的精度和速度提出了更高的要求。由于受到工艺加工精度的限制,当SARADC分辨率高于12bit时,为满足其精度要求需要校准。本文是针对某军工项目中所使用的一款16位SARADC进行校准电路结构的研究。首先,论文主要研究了 SARADC的系统结构、参数指标以及影响其精度的非理想因素。采用了一种校准方法,该校准方法主要分成用于获得误差码、校准码的计算和校准电压回补的三个过程。然后设计了一款与校准方法相匹配的校准DAC电容阵列,而且此校准DAC的量程和精度可调。通过合理的调整耦合电容和平衡电容的值,校准DAC可以实现步长电压为19.1563μV,校准DAC全输出可以达到4.904mV。在深入分析SARADC工作原理的基础上,详细推导了误差电压与校准电压之间的关系。最后对校准方法进行验证。用Verilog硬件描述语言(HDL)对所研究的校准方法进行功能仿真。通过仿真发现在工作转换阶段至少需要32个时钟周期才能完成一位数据的转换。因此提出一种多个校准DAC并联的校准结构,提高校准效率。另外基于SMIC 0.18μm仿真库,对校准DAC中的开关速度进行了仿真分析。结果表明:当互补型CMOS开关晶体管的宽长比为2:1时,电压传输时间大约为1.3ns。当宽长比为10:1时,电压传输时间大约为370ps。为保证所有电容的电压建立时间保持一致,需要在开关速度和版图面积之间进行折衷。