节约利用能源是社会长远发展的一项重要任务。在信息技术获得广泛应用的今天,集成电路芯片的功耗是各类电子信息产品的重要能耗源。随着集成电路工艺进入到32nm及以下,电路的动态功耗密度按比例上升,漏电流按指数增加。由于封装技术等制约因素,虽使得一个芯片可以集成更多的晶体管,但事实上,由于功耗限制,仍使得高密度的晶体管不能同时高速工作。因此,降低集成电路芯片功耗不仅具有重大的经济意义,还将产生重大的社会效益。传统平面CMOS工艺尺寸几乎按摩尔定律发展,以满足人们对芯片体积减小及工作高速低功耗的需求。近些年来,器件特征尺寸减小至32nm以下,但由于众多工艺因素,以及不断增大的漏电流制约了平面CMOS工艺尺寸的进一步缩小。由于经济因素的驱动,工业界为了继续减小工艺尺寸,努力尝试开发多种新型的工艺,其中鳍式3-D场效晶体管FinFET(Fin Field-Effect Transistor)由于制作工艺与CMOS兼容、同时有更好的性能已成功成为替代平面体硅CMOS的一项主流的新技术。本课题以FinFET器件为基础,以基本组合门电路为研究对象,提出新型的基于FinFET独立栅和同栅两种结构混合架构的双阈值FinFET组合电路。课题中主要研究静态互补电路、差分级联电压开关逻辑电路、压缩机电路、全加器电路。同时介绍MCNC标准电路测试,并分析电路采用本文双阈值FinFET结构的优越性。主要研究以下几个方面:1.介绍FinFET器件的结构特点及其性能。分析FinFET晶体管相对于普通CMOS晶体管的优点,研究独立栅和同栅结构及各自在性能上的优势。2.研究双阈值FinFET器件各种工艺物理参数对器件性能的影响。以基本组合电路来研究双阈值FinFET器件电源电压对整体电路性能的影响。以期找到最优的物理参数组合。3.提出新型的采用双阈值FinFET器件重新架构对称互补逻辑电路、新型的二输入MUX电路、差分级联电压开关逻辑电路、压缩机电路,同时对四种电路的性能进行仿真及分析。4.研究组合逻辑采用新架构的优势,最后以全加器电路为例,验证本文采用的双阈值FinFET器件的结构优势。电路性能的仿真采用HSPICE软件,实验方法为通过HSPICE进行器件仿真优化,之后器件采用已优化的基于BSIM-IMG102.6模型的双阈值独立栅FinFET器件,利用优化后的双阈值独立栅FinFET器件进行逻辑电路设计。最后仿真结果表明,以DCVSL为例,延时最高下降63%,相比于同栅而言功耗最高下降20%,电路综合指标功耗延时积最高优化63%。