模数转换器是大多数的电路系统中非常重要的模块,主要实现将模拟信号转换成数字信号的功能。人们对电子系统的精度要求越来越高,这对模数转换器提出了更高的要求。传统的奈氏ADC性能容易受到器件失配的影响,通常精度不高,Σ-ΔADC基于噪声整形及过采样原理,可以实现很高的分辨率。Σ-ΔADC主要由Σ-Δ调制器和数字滤波器两大模块构成,标准的CMOS工艺对数模混合电路有良好的兼容性。Σ-ΔADC已经成为了高性能模数转换器研究与设计的热点。本文首先了解Σ-ΔADC的基本原理,分析其基本结构。根据传感器节点的模拟前端对ADC的精度、带宽等要求,确定采用一阶单比特Σ-ΔADC结构。针对模拟电路中的非理想因素,本文在进行定性地分析的基础之上,通过matlab建模,完成调制器的行为级分析和系统仿真,并基于cadence平台完成Σ-Δ调制器的晶体管级电路设计与验证。Σ-Δ调制器中积分器放大器采用折叠式共源共栅结构,量化器采用预放大器和动态锁存比较器组合的形式实现,1位DAC通过CMOS开关实现等。其次,借助matlab的fdatool工具箱,完成数字滤波器的系数设计与模型验证,最后基于ISE平台完成数字抽取滤波器代码设计与验证。采用SMIC0.18um 3.3V mix signal 1P5M工艺,完成本文的12位Σ-ΔADC的设计,采样时钟为2MHz。分别对调制器和数字滤波器进行验证,有效分辨率达12.46bit,信噪失真比高达77.8dB,满足设计需求。