模数转换器(Analog-to-Digital Convertor, ADC)是现代数字信号处理系统中的关键组成模块。近年来由于计算机和通信产业的迅速发展,对ADC的性能要求越来越高。伴随着半导体CMOS工艺技术的进步,高性能低功耗ADC设计面临着新的机遇与挑战。流水线ADC由于可以同时达到高精度,高速度的性能要求,被广泛应用于通信系统中,成为近年来研究的热点。本论文针对低供电电压条件下的流水线ADC进行研究,采用数字校正技术,简化模拟电路设计,完成了一款65nm CMOS工艺,1.2V供电电压下的高性能低功耗流水线ADC的设计以及测试工作。本论文的主要工作包括:1.从流水线ADC的电路结构出发,针对运算放大器的非理想性因素以及MDAC(multiplying DAC,MDAC)的电容失配对ADC性能的影响,分析总结了纳米CMOS工艺技术下流水线ADC传统实现的设计约束。2.研究了流水线ADC的数字校正方法,提出了虚拟ADC均衡技术(Virtual-ADC Equalization Technique)和偏移双通道ADC技术(Offset Split ADC Technique)。这两项技术利用CMOS工艺演进给数字电路带来的优势,结合流水线ADC的电路结构,对运算放大器的非理想性因素以及MDAC的电容失配在数字信号处理中进行了校正,从而提高了ADC系统的性能,降低了对模拟电路的性能要求,把电路复杂度从模拟领域转移到数字领域,有效地降低了系统功耗。3.提出了数字校正均衡技术,仅用一个测试信号同时校正流水线ADC中多级MDAC的非理想因素,有效地缩短了数字校正技术处理的时间,降低了混合信号电路设计和测试的复杂度。测试结果表明采用虚拟ADC均衡技术提升流水线ADC芯片性能,达到12-bit精度的系统要求所需的采样点仅为2M,所需时间仅为0.01秒。同时,该技术保证了流水线ADC的高线性度、高精度和低成本实现,为低功耗、高精度的不同类型ADC提供了新的设计方法。4.研究了流水线ADC的低功耗设计方法,结合虚拟ADC均衡技术设计了一款65nm工艺,1.2V供电电压下48mW 12bit 150MSPS的流水线ADC,并成功通过测试。测试结果表明所设计的ADC在功耗、性能等方面都达到了设计的要求,充分验证了本论文所提出的新的设计方法的适用性和可靠性。为了验证本论文所提出的设计方法,基于65nm CMOS工艺,1.2V供电电压下结合虚拟ADC均衡技术设计实现了九级流水线ADC芯片。同时在主机上实现了所提出的虚拟ADC均衡技术。流片后的测试结果表明,虚拟ADC均衡技术有效地消除了流水线ADC中的非理想因素:流水线ADC系统在150MS/s,6MHz输入信号的情况下,SNDR(Signal-to-Noise-Distortion Ratio)从校正前的28dB提高到校正后的67dB,SFDR(Spurious-Free Dynamic Range)从校正前的33dB提高到校正后的81dB。芯片功耗为36mW,虚拟ADC均衡技术数字电路在65nm CMOS工艺,150MHz时钟下的估计功耗为12mW。