本文研究在XILINX公司的FPGA芯片SPARTANⅡ上实现JPEG基本模式的压缩编码标准,选用硬件描述语言Verilog,在开发工具Foundation4.1集成环境中完成软核的综合、布局布线、芯片映射及仿真验证。文章首先介绍了JPEG基本模式的的压缩编码标准,然后从总体规划的角度介绍了整个系统的内部结构、层次划分及所采用的设计方法和编程风格。之后对各个模块的设计进行了详细的描述,并给出了测试数据、综合后的实现结果及时序仿真波形图,并对设计进行了硬件的下载验证,最后用LEINA图对整个系统进行测试,压缩后的数据用ACDSee软件识别,得到了正确的结果。本文对JPEG基本模式中的主要算法,诸如二维DCT变换,Huffman编码和量化等给出了基于FPGA的硬件描述语言的解决方法。并设计了与低速外设交换数据的接口。在系统方案设计过程中,对模块如何合理划分及各个模块之间如何协同工作做了仔细的推敲,按照自上而下的设计方法将各个模块逐一细化,各模块之间通过端口信号通信进行连接,模块内部则由状态机控制时序。在代码架构时,尽量贴近硬件的实现方式,充分考虑FPGA芯片内部资源的合理开销及Verilog语言的可并发执行的设计理念,力求做到面积小而速度块,以满足产品成本、性能和实用性的要求。对于以后的SOC(System On Chip)集成,具有一定的参考价值。