碳化硅（SiC）半导体由于具有宽禁带、高击穿电场、高热导率等优异特性，使其在高温、高功率、高频、高辐射等领域应用前景广阔，其研究广为关注。与其它宽带隙半导体相比，SiC能够像硅那样通过热氧化工艺生长氧化膜，这使得它更容易在成型的硅器件体系下设计和制作基于MOS（金属／氧化物／半导体）结构的器件。然而实际制作的SiC MOS器件沟道迁移率较低，其主要原因是由于SiO₂／SiC的界面态密度过高。因此如何降低SiO₂／SiC的界面态密度成为SiC MOS器件研究中的关键技术问题。本文首先探讨了SiO₂／SiC界面态起源及其研究方法，紧接着研究SiC MOS器件工艺，在4H-SiC衬底上通过干氧氧化生长SiO₂绝缘层，为了能够更好的改善界面性能，采用对氧化膜损伤较小的ECR（电子回旋共振）等离子体处理系统产生的高活性N等离子体处理SiO₂／SiC界面，并与未经处理的样品对比，研究其处理效果。本文着重分析了不同工艺下制作的SiC MOS电容样品的电学特性。通过Ⅰ-Ⅴ测试和Fowler-Nordheim隧道电流模型解析进行氧化膜可靠性评价，获得的氧化膜击穿场强达9．96 MV／cm，SiO₂／SiC势垒高度达2．70eV，同时验证了ECR系统的氮等离子体处理没有劣化氧化膜的耐压特性。通过高频-准静态C-V测试评价SiO₂／SiC界面特性，获得了不同工艺下界面态密度分布和氧化膜中的电荷分布情况，并且经氮等离子体处理的样品的界面态密度在费米能级附近低减至2．27×10¹²cm^-2eV^-1。本文的研究结果表明，SiC MOS工艺中采取干氧氧化结合氮等离子处理工艺的方法能够有效地改善SiO₂／SiC界面特性，获得理想的氧化膜击穿耐压的同时，使界面态密度显著降低，这对SiC MOS器件工艺的改善和深入研究具有重要意义。