随着集成电路的发展,更多数字信号处理的需求推动着雷达信号向数字化过渡,也使得雷达系统对模数转换器的性能要求在不断地提高。在远距离雷达,穿墙雷达和地面穿透雷达等应用中,雷达系统要求模数转换器具备较高采样率和精度,使其可在强烈干扰的背景下,检测到具有较低反射率的目标。对于该高精度中高速模数转换器的应用研究,流水线-逐次逼近型模数转换器（PipelinedSAR ADC）由于其高速、低功耗的特性成为了研究的热门方向。面向雷达系统中高精度中高速的应用场景,论文设计了一款16bit 25Ms/s Pipelined-SAR ADC。该ADC架构采用两级结构,前后两级均为9 bit SAR ADC,其中包含2bit的级间冗余。级间放大器提供32倍的增益,通过缩减第二级参考电压实现4倍的等效放大。本文采用Matlab实现了基于LMS算法数字校准技术的理论模型,对同一输入信号注入不同极性的扰动电压并量化,通过对输出的两组数字码进行迭代处理,进而调节ADC的每位权重,校准整体电路中的非线性误差。此外,还对ADC架构进行改进,对两级SAR ADC中的DAC电容阵列进行均等拆分,拆分使得每位电容值减半,进而缩短每次量化所需的建立时间以及运放的放大时间,提高整体ADC速度。同时该架构可使校准所需的两组信号在时序上实现流水线式的交错量化,缩短第一级SAR ADC的量化时间。对于级间运放的结构本文采用低功耗,高带宽的环路放大器,并用高阈值MOS管作为电路的输出级以提高运放的稳定性。最后,为降低寄生电容对栅压自举采样开关电路的影响,增加复位管以提高电路线性度。本文基于TSMC 40nm CMOS工艺下对整体ADC的电路和版图进行设计。后仿真表明,在1.2V电源电压下,采样率为25Ms/s时,输入近奈奎斯特频率的信号,有效位数达到12.9bit,信号噪声失真比为79.4dB,无杂散动态范围可达91.46dBc,功耗为4.1mW,FoM值为174dB。仿真结果满足设计指标要求。