论文部分内容阅读
随着数字集成电路的不断发展,电路规模与集成度不断增大,而面积却不断减小,这一因素催生出了许多便携式与可穿戴式设备等小型产品,这也意味着如今集成电路设计需要同时兼顾面积,延迟与功耗。例如在小型便携式无线通讯设备中,电路不仅需要面积小,且需要满足较高的工作速率,以及一定的功耗要求。上述指标在本文中使用了功耗面积延迟积(Power-Delay-Area Product,PDAP)来衡量,PDAP越小意味着电路的能效越高。有限长单位冲激响应(Finite Impulse Response,FIR)数字滤波器作为数字信号处理(Digital Signal Processing,DSP)系统中的基本单元,在诸多领域都有着广泛的应用,由于FIR数字滤波器的功耗在许多DSP系统中,尤其是通讯类DSP系统,占了较大的比重,因此提高该类滤波器的能效对于设计高能效的DSP系统而言具有重要作用。在众多FIR数字滤波器的实现结构中,基于查找表(Look-Up-Table,LUT)乘法的FIR数字滤波器有着工作速率高且动态功耗低的特点,因此已被广泛应用于如通讯领域等的便携式设备中。本文以基于LUT乘法的FIR数字滤波器为基础,重新设计了滤波器内部乘法运算单元的结构,并提出了一种针对LUT乘法运算的优化方法,即高位近似存储(Approximate Most-significant-Multiples Storage,AMMS)方法。AMMS方法主要采用了进行近似截位技术对LUT的存储位宽进行压缩,并结合了新型LUT存储方案对LUT的存储容量进行优化。本文随后以AMMS方法为基础设计了一种新型的LUT近似乘法器,并以该乘法器为基础进一步设计并实现了 FIR数字滤波器。本文的所有设计均使用了Verilog语言进行编码,并采用了180nm CMOS工艺的数字标准单元库进行综合。与此同时,本文使用了自建1.2V低电压数字标准单元库,对所设计的FIR数字滤波器进行了二次综合优化与后端版图实现,并完成了版图流片前的所有检查工作。根据本文实验结果,AMMS方法对LUT乘法器与FIR数字滤波器能效的提升是巨大的,当LUT乘法器的规模为16×16比特时,基于AMMS方法设计的乘法器比基于传统方法设计的乘法器能效高很多,前者的PDAP只有后者的25%左右。而在输入与固定系数位宽均为8比特,滤波器阶数为16阶的FIR数字滤波器中,基于AMMS方法设计的FIR数字滤波器同样比基于传统LUT乘法的FIR数字滤波器能效要高,前者的PDAP约为后者的70%。