论文部分内容阅读
本文设计并FPGA硬件实现了一种分组密码协处理器,主要的目标是设计能在多种总线环境下可重用的协处理器,并且要求能灵活更换协处理器内部的分组密码算法模块。为了实现设计目标,协处理器采用了分层的控制结构、Start-Done控制协议以及类似RAM的外部接口信号定义。实验证明,只需进行较小的修改,就能将协处理器的3DES算法模块更换为AES-128算法模块或者将AES-128算法模块更换为3DES算法模块。分组密码协处理器现已成功的应用到了广州大学信息安全技术实验室研制的PCI-FPGA密码卡中。本文介绍了协处理器在密码卡的PCI9054局部端总线环境中的应用,并且介绍了协处理器在Windows 2000/XP操作系统下与主处理器(Intel Pentium 4)协同工作对文件数据进行加/解密所需的软硬件协同设计方法。此外,协处理器也已经在LEON2片上系统中进行了初步的应用。利用协处理器外部接口信号的特性,可以以一种快捷的方式将协处理器应用到LEON2的AHB片上总线环境中。文中还介绍了使用SPARC V8指令(LEON2嵌入式32位RISC处理器所采用的指令体系)控制协处理器与嵌入式主处理器协同工作的基本方法。PCI9054局部端总线与AHB片上总线具有较大的差异,分组密码协处理器能不经修改的应用到这两种总线环境中,证明了其设计具有较高的可重用性。