论文部分内容阅读
由于数字信号处理具有灵活性好、精度高、可靠性强、易于大规模集成等优点,目前已在很多领域中取代了传统的模拟信号处理。在各种数字信号处理算法中起着核心作用的是快速傅里叶变换,快速傅里叶变换处理器也因此成为数字信号处理中最基本、最重要的一个单元,目前已广泛应用于频谱分析、图像处理、语音识别、生物医学、雷达、滤波、无线及有线通信系统等领域。而在可穿戴式和便携式医疗设备,如便携式血糖仪、电子血压计、心率检测仪等领域要求FFT处理器具有更好的灵活性、高精度及低功耗的特性。论文设计了一种低功耗可配置的FFT处理器,可根据需要完成4点、16点、32点以及256点的浮点FFT运算。通过对比不同算法的复杂度及其硬件实现结构对功耗的影响,采用了按频率抽取的基4 FFT算法和基于存储器的单蝶形结构来实现该处理器。设计中针对FFT算法的特点,主要在结构级和算法级对FFT处理器进行功耗优化。对蝶形结构进行优化,减少乘法器的数量,使功耗降低约41%;采用改进Booth编码算法和一种新的符号扩展方法来设计浮点乘法器,并加入判0模块,使功耗降低约33%;在浮点加法器中也加入了判0模块,使功耗降低约53%。存储单元采用乒乓结构实现,对其进行分块访问,既提高了速度又降低了功耗;在蝶形运算和存储单元的读写之间采用流水线技术,提高了数据吞吐率。同时在系统级设计中,加入了休眠机制,当模块不需要工作时,进入休眠状态,达到降低功耗的目的。FFT处理器的所有模块用Verilog HDL语言进行描述,通过Modelsim进行功能仿真,基于SMIC 0.18μm工艺库,通过DC进行综合,通过PrimeTime PX进行功耗分析,通过ICC进行布局布线生成版图,完成后仿。测试结果表明:设计的FFT处理器成功地实现了4点、16点、64点和256点的计算,其计算误差少于3.26ppm,测得时钟频率为100MHz进行256点运算时功耗为32.5mW,在速度、精度和功耗上都满足设计要求。最后,在ACX1329-CSG324 FPGA上验证,通过Vivado测得时钟频率为100MHz进行256点运算时功耗为110mW;