现代电子产品不停的朝着轻便化,多功能化,高集成度和高可靠性的方向发展,伴随着芯片封装技术也不停着向小尺寸,细间距,快散热的方向发展。然而传统的银浆贴片工艺Epoxy都是通过注射器的针头进行分发到框架或者基座上,随着芯片尺寸的降低,点胶的精度要求也更高而且更加难以控制,它将会直接影响生产的效率和产品的品质。在现在高度竞争的半导体行业中,因为传统的点胶焊片工艺随着芯片的尺寸减小,生产的效率和产品的质量可靠性都不能更好的保证。本论文正是针对上述问题,以本公司目前主打的DFN 0603(Dual Flat-pack No-lead)封装产品的工艺流程为主要的研究对象,在深入分析了芯片背部涂胶工艺的理论知识和操作技术原理的基础上,对DFN0603封装产品的芯片键合工艺设计进行了详尽的研究和工艺流程进行了优化。主要研究的内容为:(1)研究芯片贴装机理,研究银浆的特性,结合当前的实际情况,分析新的芯片贴装工艺引入后造成的质量隐患,并提出解决方案。(2)研究分析不同银浆的特性,选择适合芯片背部涂胶WBC(Wafer Backside Coating)工艺的银浆,经过对环氧银浆性能的对比及试验的验证,我们选择汉高公司的ABLESTIK800MD型号环氧导电银浆;经过试验验证保证刷胶厚度保持在10-20um才能保证后续焊接后银浆爬升在20%-75%之间;研究对产品质量有重要影响的两个切割因素:切割速度&刀片规格;通过实验分别找出适合WBC工艺的银浆、涂胶厚度、刀片、切割速度&方法解决银浆的爬升问题,确保银浆的爬升高度在芯片厚度的20%-75%之间。(3)通过DOE(design of experiment)实验找出合适的晶粒键合工序的加热温度、焊接力和焊接时间、固化的温度和时间;同时将该工艺普及到所有的DFN0603产品,提高生产效率,解决银浆爬升引起的质量问题和生产的良率问题。(4)研究DFN0603封装的各项数据,找出新的芯片贴装工艺WBC的基本数据条件并实现量产,解决因为后段Vision测试时造成的loss问题,经过我们这项工艺技术的推广和应用,我们可将因芯片键合点胶工艺的不稳定性造成的Loss相对降低约3%。