首先,我们介绍了在移动通信中广泛使用的卷积码,包括卷积码的基本概念,卷积码的网格图描述,卷积码的距离特性,不同构造的卷积码的比较,卷积码的最大似然译码算法—Viterbi译码算法的基本原理等.然后,详尽说明了在Xilinx Virtex Ⅱ XC2V1500芯片上如何实现遵循3GPP协议规定的Viterbi译码器的过程.Viterbi译码器的总体结构是由译码芯片,I/O端口,测试端口,电源模块和配置模块组成.而译码芯片是由以下几个模块组成:缓冲器、译码电路、CRC校验及输出缓冲,加比选运算是译码电路中最关键的状态,该状态重复次数最多,占用时间最长,设计的好坏直接影响译码器的性能.为了提高译码器的速度,我们选择了双蝶型结构,并对存储状态度量和幸存路径的存储器进行物理分割.另一方面,我们还探讨了纠错能力较强的串行级联码,SISO模块是串行级联码迭代译器码的核心部分,该文详细介绍了SISO模块所用的LogMAP算法,分析了不同成员码构造的串行级联码的译码性能,给出了串行级联码对应不同迭代次数的误码率性能仿真曲线,并且在和并行级联码在译码性能上进行比较的基础上说明了串行级联码的优越性.