近年来,无线通信技术发展迅猛,射频毫米波频段的应用受到了广泛的关注,其巨大的市场潜力驱使着更多的产品与应用选择工作在该频段。硅基工艺具有集成度高、成本低等优势,可以更好的适应射频毫米波集成电路小型化和高集成化的发展趋势。而随着CMOS技术的发展,对射频毫米波集成电路设计的要求也越来越高。本文以射频毫米波器件建模为基础,以射频毫米波频率调制电路（倍频器）为切入点,对如何提高硅基射频毫米波收发前端的性能开展了深入研究。主要研究内容分为以下四个部分:1.射频毫米波无源器件建模技术研究。测试焊盘（GSG-PAD）是射频毫米波集成电路设计时的常用结构,而随着频率的升高,输入输出端口GSG-PAD间的耦合效应对信号传输的影响增大,导致这部分耦合效应不能忽略。本文利用现有的单端口测试PAD模型建立了双端口GSG-PADs等效电路模型。然后进一步对输入输出端口不同的共地形式进行了电磁分析,评估了不同GSG-PADs共地方式的信号辐射特性,并对三种常见共地结构进行了双端口等效电路模型的建立,在1MHz-67GHz范围内S参数幅度均方根误差小于0.013。最后,为了进一步验证双端口GSG-PADs模型准确性,对SCGP结构电感电路进行完整模型的建立,实测在1MHz-67GHz范围内S参数均方根误差小于0.02。2.射频毫米波频率调制技术研究。倍频器是射频毫米波收发前端频率调制技术的重要模块。本文基于场效应管倍频器结构进行毫米波八倍频器设计,采用基于变压器的多阶谐振级间匹配网络,并提出八单元与输出buffer之间的特殊的级间匹配思路,以此来拓宽毫米波高次倍频器带宽。并采用65nm硅基CMOS工艺进行了加工验证。其3 d B带宽覆盖74.8 GHz～96.2GHz,相对带宽超过25%。在-2 d Bm输入功率时可以实现4.63 d Bm的输出功率,而直流功耗和面积分别只有125 m W和0.7 mm~2,PAE为1.8%。3.射频毫米波FMCW芯片研究。FMCW技术是雷达系统收发前端的常用技术。它有着显着降低发射机功耗,显着降低信号处理复杂度和降低成本等优势。本文拟通过改进传统的FMCW雷达收发机架构,以及通过先进技术提高收发机核心模块性能,来实现CMOS工艺FMCW雷达收发机发射机输出功率和接收机噪声等核心指标的性能优化。并采用65nm CMOS工艺进行了加工验证,在94GHz工作频率可以实现17 d Bm的发射功率和6.25 d B的噪声系数,由于集成了6位移相器,该收发机还具备相位调制功能。4.射频毫米波FMCW相控阵雷达芯片研究。本文拟通过采用相控阵技术以及通过先进技术提高收发机核心模块性能,来实现CMOS工艺FMCW相控阵雷达收发机发射机输出功率和接收机噪声等核心指标的性能优化。最终通过采用65nm CMOS工艺进行了加工验证,在94 GHz具有16 d Bm的单通道发射功率和8.8 d B的噪声系数。该芯片由于集成了6位移相器和3位衰减器,具备波束赋形能力,可用于W波段相控阵车载雷达系统及其他军事应用。