数字脉宽调制(DPWM)是利用微处理器、DSP或者FPGA等数字系统产生脉宽可调节的脉冲信号。它以灵活的编程控制和受环境影响小等优点已经成为数字控制和功率转换的一种基本方法,脉冲的脉宽精度将直接影响数字控制的输出电压或电流精度和功率转换的性能。然而,随着电子技术的发展,系统对于控制信号的频率和精度的要求越来越高,数字脉冲的脉宽精度又受到时钟频率的限制,为了满足数字控制和功率转换对于高精度脉冲的要求,研究和实现高精度脉冲波形的产生方法越来越重要。本文针对高精度高分辨脉冲信号产生的需求,提出的基于Altera cyclone III系列FPGA来实现高精度数字脉冲波形产生的方案。利用PLL对相位和频率重配置技术产生一个高精度的相位偏移和计数器产生粗略的时间间隔来进行动态的脉宽调节,最后输出满足要求的脉冲信号,脉冲宽度分辨率可以达到125ps。本文的主要研究内容如下:1.研究了提高脉宽精度的必要性和当前提高数字脉冲脉宽分辨率的方法,讨论了利用DSPASICFPGA产生脉冲的实现方案,结合实际的要求,提出了利用PLL重配置来实现高精度脉宽的调制的方案。2.讨论了可变脉冲边沿的产生原理和主流的实现方法,最终选用基于充电电容阵列的脉冲边沿控制方法来调节上升沿和下降沿。3.确定了采用DDS+PLL+计数器的频率合成方法,脉冲的频率分辨率由DDS产生的时钟频率分辨率决定,并完成了相关的硬件电路设计。4.用verilog硬件语言编写数字脉冲产生过程中的各个模块程序以及FPGA周边电路控制模块,利用PLL的频率和相位重配置实现高精度的脉宽调节,产生数字脉冲波形。5.根据设计指标制定了测试方案,编写相关的驱动程序,并测试模块的功能,验证设计方法的可行性和有效性。