论文部分内容阅读
随着人们对功率器件的研究不断深入,传统4H-SiC JBS器件的性能已经越来越接近其理论极限,在原有结构上提升器件的性能需要花费巨大的成本。针对上述问题本文将浮动结嵌入4H-SiC JBS器件的漂移区设计出新型结构的4H-SiC FJ-JBS器件并进行流片,实验结果表明4H-Si C FJ-JBS器件在不明显增加器件正向导通电阻的情况下显著增大了器件的反向击穿电压,提升了器件的综合性能。本文对器件的设计过程分为对器件的原胞结构设计和对器件的终端区结构设计。器件原胞设计中浮动结的相对位置是决定器件性能的关键。基于15μm的上外延层厚度,利用仿真结果确定上外延层的最佳掺杂浓度为7.5×1015 cm-3,高于这一最优掺杂浓度后浮动结就会失去作用。根据上下外延层掺杂相同这一条件,通过对比不同下外延层厚度下器件的BFOM值确定出下外延层最佳厚度为14.5μm。通过仿真对比发现对于7.5×1015 cm-3的外延层掺杂浮动结宽度W2和间距S2均为3μm时器件的综合特性最佳。浮动结宽度W2和间距S2除了影响器件导通特性外对器件反向特性也略有影响。表面结的加入可以显著降低器件的反向泄露电流,通过仿真确定出表面结的最佳宽度W1和间距S1也均为3μm。在上述原胞结构的基础上对器件终端进行设计。考虑到工艺步骤、分压效率及加工成本等因素首先确定采用可变间距场限环终端。根据已有的设计及参考文献确定了场限环的掺杂类型、掺杂浓度、深度和长度等参数。在上述参数确定的情况下,通过对具有不同环间距增量ΔX和首环间距X1的场限环终端的器件进行仿真对比发现场限环间距存在上限值,利用BV-d法中的二环模型确定了7.0×1015 cm-3外延掺杂浓度下场限环间距的上限值为1.8μm。经过综合考虑,最终设计了不同的终端结构用来对比验证最大场限环间距Xmax、首环间距X1和场限环的间距增量ΔX对器件击穿电压的影响。设计了浮动结的版图并对器件的工艺流程进行了详细的介绍。对不同结构下器件的正反向特性进行了测试,测试结果表明浮动结的加入能够在略微增加JBS器件导通电阻的情况下显著提升JBS器件的反向击穿电压,使得JBS器件的综合特性得到显著提升。通过对FJ-SBD与FJ-JBS器件的正向特性进行对比发现,由于表面结的加入导致后者的导通电阻略大于前者。反向特性方面,FJ-SBD与FJ-JBS器件的反向击穿电压接近,但是相同偏压下后者的漏电流远远小于前者,FJ-JBS器件的特性明显优于FJ-SBD。此外,测试结果还表明浮动结、表面结和器件的终端结构共同决定了器件的击穿电压。本文的设计过程与实验测试结果对于4H-SiC FJ-JBS器件的后续优化设计与研制具有一定的指导意义。