论文部分内容阅读
大规模红外焦平面器件的制备需要低成本、高质量、大面积且均匀性良好的Hg1-xCdxTe材料。使川替代型衬底的HgCdTe分子束外延技术能很好的满足大面积和低成本要求，并已成为制备大规模器件的主流技术。由于替代衬底和HgCdTe之间存在大的品格失配，导致HgCdTe外延层中存在较高的位错密度，另外由于衬底面积的增大和衬底预处理工艺、生长工艺的复杂性，导致HgCdTe表面容易引入各种表面缺陷，这些HgCdTe层中的高密度位错和表面缺陷将严重降低焦平面器件的性能。本论文针对上述问题：比较了各种工艺方法对替代衬底(GaAs、Si)上CdTe缓冲层的孪晶和位错抑制效果，并基于实验寻找两个不同衬底体系下的优化工艺路线；研究CdTe和HgCdTe表面缺陷的起源，并指导生长工艺的优化，以降低HgCdTe表面缺陷密度：对材料的表面形貌均匀性、晶体质量均匀性及组分均匀性进行表征研究，指导生长工艺的优化，进而提高HgCdTe材料性能均匀性。
对CdTe缓冲层的位错抑制生长工艺进行研究，在GaAs和Si两个不同体系上比较CdTe低温成核法、引入ZnTe初始成核层和引入衬底偏角对孪晶和位错的抑制效果。发现CdTe低温成核法能够降低GaAs/CdTe、ZnTe/CdTe界面的火配能，起到抑制孪晶的作用，但不能有效地抑制穿越位错；而ZnTe初始成核层可以更有效地降低GaAs/CdTe和Si/CdTe界面处的能量，从而抑制孪晶、穿越位错：对于Si/CdTe体系引入衬底偏角能有效地降低界面能姑和抑制位错。但对GaAs/CdTe体系却无明显效果；最后基于实验结果讨论了优化的工艺路线，获得了可重复性良好的CdTe缓冲层生长工艺路线。优化工艺后的厚度为10.9μm的3英寸CdTe(211)B/Si(211)样品和厚度为15.7μm的CdTe(211)B/GaAs(211)进行了X射线舣品半峰宽wafer mapping，Si/Cdre的半峰宽最小值为55弧秒，最人值为75弧秒，平均值为61弧秒：CdTe/GaAs的半峰宽最小值为46弧秒，最人值为70弧秒，平均值为50弧秒。另外基于实验获得了CdTe双晶半峰宽与位错密度的良好对应关系，建立了X射线无损检测的评价标准。
研究了快速退火处理对Si/CdTe外延层品体质量的影响。研究中发现退火温度越高，对CdTe外延层品体质量的改善效果越好，同时改善的饱和时间越短，且不同退火条件下的Si/CdTe晶体质量皆有所提高，但是退火温度过高或者退火时间过长都会使CdTe表面引入表面缺陷，甚至导致薄膜蒸发；研究发现多次快速循环退火对Si/CdTe表面形貌的影响很小，且其对CdTe外延层的品体质量的改善效果更好，厚度为～4μm、双晶半峰宽为～85弧秒的原生Si/CdTe样品经退火后的双晶半峰宽低于50弧秒，相当于厚度为～12μm原生Si/CdTe。
运用光学显微镜、SEM和EDAX等分析手段，系统地分析了CdTe和HgCdTe外延层表面缺陷与衬底、生长条件的关系，并研究了表面缺陷的抑制方法。对CdTe特征点和CdTe特征短线进行了分析，并与ZnCdTe/HgCdTe表面出现的短线形貌进行了比较，得出此类特征点与短线形貌的起源与CdTe或者ZnCdTe生K面上的Cd/Te化学配比失调相关。对Si基上CdTe特有的两种S1型和S2型表面缺陷进行了分析，S1型表面缺陷起源于衬底表面预处理，而S2型缺陷起源目前尚无定论，对S2型缺陷的起源分析及抑制将作为下一步工作重点。对CdTe表面出现的鼓包型表面缺陷进行了分析，研究了缺陷与生长室真空异常的相关性。分析了HgCdTe表面的团聚状分布缺陷，发现其起源于生长面吸附的杂质，最后通过设计实验证明了此类缺陷与Hg源的杂质坫污相关。另外对HgCdTe表面小圆点、三角形和菱形缺陷的起源进行了分析，发现二者皆与HgCdTe的生长温度偏低相关。
描述了大面积外延品片表面缺陷mapping的实现方法，得到了3英寸CdTe及HgCdTe外延层的表面缺陷空间分布特征，对CdTe及HgCdTe外延层的晶体质量均匀性进行了表征和分析，发现在中心厚度较小时CdTe缓冲层的厚度均匀性对晶体质量均匀性影响较大，给出了3英寸CdTe外延层的双晶半峰宽的预期偏差与CdTe中心厚度的关系曲线，其对CdTe缓冲层厚度的预设计有指导意义：另外还获得了3英寸中波HgCdTe组分均匀性表征结果，其组分均匀性完全满足制备焦平面器件的应用要求。