在高速数字电路系统中，由于高速时钟和数据传输速率使信号在印刷电路板(PCB)互连线上的正确传输愈来愈难以保证，这对系统的时序设计和PCB设计提出了苛刻的要求，高速电路系统的信号完整性成为影响PCB投板成功率的重要因素之一。因此，在高速数字电路系统的设计中，信号完整性分析成为系统设计的主要手段。本文首先介绍了高速信号以及信号完整性的基本概念，对反射、串扰两大信号完整性问题进行深入分析。其次详细阐述了使用CADENCE软件进行高速PCB仿真设计的流程以及仿真使用的模型。接着对一个具体的MHL高速数字电路系统进行信号完整性仿真设计。在设计过程中，首先分析了MHL高速数字电路系统的框架、原理，给出电路系统原理图，对电路涉及的主要芯片进行正确的建模后，通过前仿真可以发现并解决原理图设计不当产生的问题；其次对布线后的PCB进行后仿真，通过端接匹配以及调整布线解决了布线不当产生的反射和串扰问题；然后对整板PCB进行板级仿真，验证最终PCB可达到的数据传输速率，并进行微调整；最后使用高速眼图的方法对投板后的实际PCB进行验证，证明经过高速PCB仿真设计的MHL高速数字电路可以保持高速信号的信号完整性，从而保证3.5GHz速率的数据能够高质量传输。本文根据一个高速数字电路的设计给出了高速PCB信号完整性仿真分析与优化的方法和流程，可以减小设计修改和制作的次数，提高实际的PCB设计质量，降低设计风险，从而使产品以最快的速度最小的成本进入市场，获得更多的利润。这对实际工作中的高速PCB的设计具有一定的指导意义。