低密度奇偶校验码（Low Density Parity Check Codes—LDPC Codes）是Gallager博士在1962年提出,故又称Gallager码。之后,在Turbo码研究的巨大成功的带动下,Mackay等人重新研究了LDPC码,并发现它具有非常好的特点:逼近香农极限的性能、易于进行理论分析和研究、译码简单且可实行并行操作。近年来LDPC码以其优异的性能、简洁的形式及良好的应用前景日益备受青睐,将LDPC码应用于B3G（Beyond 3G）和4G、空间通信、光纤通信、卫星电视、移动电视成为当今的研究热点。LDPC码属于线性分组码,线性分组码的通用编码方法是由信息序列与码的生成矩阵相乘得到码字序列,尽管LDPC码的校验矩阵是非常稀疏的,但它的生成矩阵却并不稀疏,这使得其编码复杂度往往与其码长的平方成正比。编码复杂度特别大,实现时所需的用于存储的寄存器数量非常多,消耗的硬件资源相当大。因此目前阻碍LDPC码走向应用的瓶颈是LDPC码校验矩阵的代数结构设计问题和线性开销编码器的设计问题。本文主要针对LDPC码的编码问题进行研究,并结合IEEE P802.11n^TM/D2.00中LDPC码设计相应编码器。本文首先从信道编码技术发展历程和LDPC码研究的现状入手,研究了LDPC码的基本概念和译码原理;接着详细讨论了LDPC码的编码方法,包括基于校验矩阵编码和基于生成矩阵编码;随后,重点研究了校验矩阵的构造,包括随机构造LDPC码、半随机构造LDPC码、准循环矩阵构造LDPC码。最后,使用FPGA设计了支持IEEE P802.11n^TM/D2.00中规定的LDPC码编码器。本文的创新点在于通过对LDPC码编码算法和校验矩阵构造的研究,根据IEEEP802.11n^TM/D2.00中LDPC码的要求,提出一种新的编码方法完成LDPC码的编码,该算法在实现线性编码的同时,还降低了硬件资源的消耗。课题不仅实现了多码率和多码长的LDPC码编码器,而且通过前期的FPGA设计为下一步的ASIC设计提供模型,缩短了设计周期。