论文部分内容阅读
片上系统(SOC)需要在单个硅片上实现数模混合集成。低功耗、小面积、以及基于标准CMOS工艺可嵌入设计的ADC核心模块是SOC中非常重要的单元。本文旨在对中等分辨率、高速流水线模数转换器的低功耗设计进行探讨，主要内容和创新点有：
1.详细地分析了流水线ADC的非理想因素和误差来源，讨论了各项非理想因素和误差对流水线ADC性能的影响。以此为基础，针对流水线ADC的低功耗设计，对每级分辨率和级间电容缩减系数进行了讨论。并以一个10比特的流水线ADC为例，对流水线的结构和每级电容值进行了分配。
2.提出了一种新的运放共享技术，将采样保持电路和第一级MDAC共用一个时钟控制的双输入端运放，有效提高了运放的利用率，降低了功耗，并消除了传统运放共享电路中存在的存储效应；同时结合反向反馈(Feedback SignalPolarity Inverting)技术有效降低了运放失调的影响。
3.提出了一种四相时钟控制的运放共享MDAC电路，通过减小前一级MDAC的负载电容来降低功耗，并实现了两级之间等于2的电容缩减系数，同时结合FSPI技术基本消除了运放失调的影响。
4.考虑电路中存在的非理想因素，对流水线ADC中的各个电路模块进行建模，搭建了一个10比特，80MS/s流水线ADC的行为级模型，通过对各个模块的性能指标和功耗指标的综合考虑，得到了用于指导电路设计的行为级功耗指标分配，并对仿真结果进行了分析。
5.采用SMIC0.25μm单层多晶硅五层金属混合信号工艺对一个工作在2.5V电源电压下的10比特，80MS/s流水线ADC进行了电路设计和版图设计。系统电路仿真结果和版图模块仿真结果都表明，本文所采用的低功耗设计方法是切实有效的。