近年来神经网络的研究备受关注,大尺寸的神经网模型在应用中表现出优异的性能。大量的神经网络参数,如,神经元与突触连接,使神经网络具有计算密集和存储密集的特点,难以在资源有限的设备上部署执行。对神经网络进行稀疏化能够减少参数的冗余,移除部分神经元与突触连接。然而,现有的加速器处理稀疏神经网络时,性能提升效果不及网络参数的减少程度,因此,需要设计专门的稀疏神经网络加速器。现场可编程门阵列(FPGA)是常用的加速器实现和验证平台,具有可重构,成本低,开发周期短等特点。本文针对由两种神经网络剪枝技术生成的具有不同参数特征的稀疏神经网络模型,设计相应加速器整体架构与处理预测算法计算核,最终基于FPGA实现稀疏神经网络加速器。本文的主要研究工作有以下几点:1.考虑剪枝技术生成的稀疏神经网络中参数的稀疏程度,选择适合的压缩存储方式,减少参数的存储量;分析预测算法的主要运算操作,设计相应的计算核;考虑FPGA的计算与存储资源,确定硬件处理单元的尺寸,最终实现一个基于传统剪枝技术的稀疏神经网络加速器。2.由于实现的稀疏神经网络加速器加速效果并不理想,因此,对卷积层与全连接层采取不同的剪枝策略,生成新型稀疏神经网络模型。结合卷积层与全连接层不同的参数特点,设计适合的存储方式;分析预测算法的主要计算,设计相应的计算核;基于FPGA的硬件资源,确定计算单元数量,实现一个基于改进型剪枝技术的稀疏神经网络加速器。3.对本文实现的两个稀疏神经网络加速器进行性能验证与分析。分别根据参数稀疏程度的变化,观察两个加速器对稀疏参数压缩存储效率的变化趋势与主要计算核处理矩阵-矩阵乘法与矩阵-向量乘法运算的性能变化趋势;选取典型的稀疏神经网络模型,验证两个加速器相比仅能处理稠密神经网络的加速器的性能加速比。实验结果显示,本文实现的两个稀疏神经网络加速器能够压缩参数存储空间,加速预测算法。其中,基于改进型剪枝的稀疏神经网络加速器更能充分利用计算单元性能达到更好的加速效果。