随着移动终端、多媒体、通信技术的发展和数字图像压缩编码技术的日益成熟，MotionJPEG图像编码IP核技术逐渐成为一个研究的热点。其具有低成本、低功耗、性能稳定和恢复后图像质量较高等优点，特别适合于对精度要求较高且需要对图像进行逐帧处理的目标识别和跟踪系统，以及广播电视系统中的非线性编辑和数字电影中的动画特技制作。国内许多厂家和学者对此已展开相关的研究，但是尚处于初始阶段，因此有必要对MotionJPEG图像编码IP技术做进一步研究。　　 本文设计了一个基于SOPC结构的高效全流水线的MotionJPEG图像编码IP核。在设计过程中，通过合理地利用硬件资源和有效地利用算法内部的并行性，提出了一种适合现场可编程逻辑阵列结构的快速并行矩阵转置电路结构。新的并行矩阵转置电路结构处理速度是以往串行矩阵转置结构处理速度的6倍以上。在此基础上，通过使用流水线结构来提高计算过程中的并行性，设计了一种全并行结构的二维离散余弦变换电路结构。通过应用这种电路结构，在数据传输率得到完全满足的前提下，完成一次二维离散余弦变换只需43个时钟周期。其运算时间是Altera公司所提供的同类IP核的一半，大幅提高了处理速度。同时根据熵编码的规律性，采用并行查找表结构来构造熵编码器，不但节省了存储单元而且获得了较快的熵编码速度。整个设计已经在ModelSim6.0仿真平台下完成了时序仿真。　　 为了验证本文所设计IP核的实际性能，在Altera公司的CycloneⅡ芯片上搭建了包含NIOSⅡ处理器和MotionJPEG图像编码IP核在内的SOPC结构的验证系统。实际验证结果表明：本文所设计的IP核不但占用较少的硬件资源而且具有较高的工作频率，这使得运行速度和资源利用率方面都达到了较好的状态，可以满足一般图像的实时压缩编码。由此可见，本文所设计的IP核具有较大实用价值，可广泛应用于电视电话，手机和电视会议等低成本、低功耗的视频压缩编码系统中。