近年来数字电视相关设备的设计开发成为热门,其中具有自主知识产权的IP核开发更是重中之重。在整个数字电视系统中,如何设计出高效的信道编码器对于提高系统的整体性能和抗干扰能力有着重要作用。本文基于欧洲DVB标准提出信道编码方案,在实现功能的基础上提高编码器的效率,并完成FPGA设计。本文首先研究了DVB和DMB-TH标准,接着提出了对应的信道编码系统模块方案,并详细阐述了DMB-TH标准中LDPC编码器的设计。其二,RS(Reed-Solomon)码是一类重要的线性分组码,具有很强的纠正突发错误和随机错误的能力,被广泛应用于各种差错控制领域特别是通信系统中,DVB标准的信道编码外码采用缩短的RS(204,188)编码。本文对RS编码中用到的相关数学知识如伽罗华域的概念、算术运算等进行分析,为编码器的设计打下基础。其三,设计RS编码器时,对乘法运算电路进行两级优化,并运用对称系数的生成多项式,大大减少了硬件资源的消耗。开发工具使用Quartus II,用Verilog语言编写代码,在Altera公司的APEX20KE FPGA上进行设计验证。通过建立测试平台模拟MPEG-2输入码流,与用C语言编写的模型进行输出结果的对比,证明了编码器功能的正确性。其四,进行FPGA设计时,在资源利用、I/O时序、最高时钟频率方面进行优化,编译结果证明了该系统是一个非常高效的RS编码器,频率可达到157.43MHz。其五,设计了码流处理、能量扩散、FIFO和卷积交织等模块,编写了Verilog代码,编译后得到FPGA硬件资源消耗和芯片时钟频率。通过功能的验证和与优化前的系统进行对比,本设计的功能和性能均达到了要求。本系统符合DVB标准,并实现了FPGA硬件资源的充分利用,达到了较高时钟频率,是一个高效可靠的信道编码系统。