本论文以成都华微电子科技有限公司自主研发的高密度FPGA芯片——HWDXXX为基础，对深亚微米（DSM）工艺条件下的超大规模（VLSI）FPGA芯片的全定制版图设计进行了分析与研究。版图设计在集成电路设计过程中处于极其重要的地位。版图设计是将符号化的电路设计转化为立体的物理芯片的桥梁。集成电路工艺的发展带动了现代集成电路技术的飞速进步，但同时也给集成电路的设计与制造提出了更高的要求，集成电路设计师们也面临更高的挑战。选用的材料、工艺加工的技术以及器件类型的选用都会对芯片性能产生影响。当工艺特征尺寸进入到深亚微米级别以后，这些因素对芯片性能的影响程度越来越明显，甚至能够直接导致芯片性能的不稳定或者器件失效等后果。为了提高芯片性能、增强产品的可靠性，对深亚微米工艺下版图设计的研究是非常必要的。FPGA芯片具有规模大、模块重复性高的特点。针对这些特点，为了有效控制芯片面积，得到更快速度和更低功耗的芯片，一般选用效率较低但灵活性更高的全定制设计方法，通过人工干预的方式来达到预期的设计目标。这与一般的采用半定制方法设计的普通芯片的版图设计方法有很大的区别。在集成电路设计进入到深亚微米阶段以后，原来在芯片设计中微不足道的效应现在就有可能成为影响芯片性能、决定设计成败的关键因素。论文通过对一款超大规模高密度FPGA芯片版图设计的详细介绍，从器件匹配、寄生效应、天线效应、闩锁效应、芯片的ESD保护以及衬底串扰噪声等方面讨论研究了各种效应的产生机理以及它们对芯片可能造成的影响。结合具体的芯片版图设计过程和经验，通过对版图绘制、布局布线、版图验证、寄生参数的提取等方面的深入讨论，给出了降低甚至消除各种效应的方法。论文中FPGA芯片的版图设计目标是获得具有正确功能、各项参数指标达到要求的FPGA芯片。对于目前芯片存在的ESD保护能力稍弱的问题，经过细致的分析和研究，在论文中提出了有效的改进方案，其结果在下一次流片时可以得到验证。论文给出的版图设计方法可以广泛应用于深亚微米超大规模的FPGA芯片版图设计。