基于FPGA和IP软核的嵌入式系统可重用设计方法的研究

来源 :北京交通大学 | 被引量 : 0次 | 上传用户:zongduzhicai
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
随着半导体工艺的发展,单芯片集成度可以包含上亿个晶体管,芯片设计人员提出的可重用设计方法以IP复用和IP设计为基础,是一种有效的设计方法与先进的设计理念。本论文尝试将可重用设计方法应用于基于可编程逻辑器件的嵌入式系统设计,将传统的停留在板级设计层面的嵌入式系统硬件设计提升到基于可编程逻辑芯片上的系统级设计。基于可编程逻辑器件的嵌入式系统具备硬件可重构型和前所未有的灵活性,可重用设计方法的引入大大缩短了基于可编程逻辑器件的嵌入式系统设计周期,更为科研院所将独创的算法模型迅速转化为IP核,加以推广应用和知识产权保护提供一个良好的途径,成为设计系统原型的首选方式。 本文将可重设计方法成功地应用到实际科研项目——基于NiosⅡ的嵌入式掌纹鉴/识别系统。从系统级设计,算法研究与实现和功能模块级设计各个角度体现可重用设计方法对于基于FPGA和IP软核的嵌入式系统设计的重要作用。
其他文献
随着互联网的迅猛发展,IP技术己经成为当前信息网发展的主流技术,无论是软交换体系结构还是第三代移动通信系统都采用基于IP的分组交换网络,信令互通必不可少。因特网工程任务组
在B3G项目(国家“863”FuTURE计划)中,电子科技大学负责下行链路设计,主要是基于现场可编程门阵列(FPGA)进行开发。B3G项目需要开发专用的调试工具(B3G测试平台)将各模块计算产