论文部分内容阅读
本文研究了8B/10B编码中的内在相关性，并在此基础上提出两种编解码方法：一种是基于逻辑设计的编、解码方法，另一种是并行处理算法。通过比较，得出第二种方法逻辑更简单、实现结构更紧凑，而且避免了大扇入、扇出的情况，适合于大规模集成电路。仿真结果证明第二种方法速度较高，用TSMC0.2Sum CMOS工艺能够实现不低于300Mb/s速率的编解码。当然，最后流片采用的是TSMC 0．18um CMOS工艺。8B/10B码的主要功能就是大大增加了传输码的0，l转换密度，有利于接收端的时钟恢复。8B/10B码广泛应用于千兆以太网、万兆以太网10 GBASE-X、甚短距离传输(VSR)、光纤通信系统及光纤通信系统背板等。
8B/10B码的冗余度相对较高，所以万兆以太网10 GBASE-R和10 GBASE-W标准种采用了另一种编解码方案，即64B/66B编解码方案。64B/66B码本身只是一种码的格式转换，并没有显著增加码的0，1转换密度。所以64B/66B编解码方案包括64B/66B码格式转换、扰码/解扰。64B/66B码冗余度很小，其代价是同步所需时间和资源相对较多。电路采用TSMC 0．18um CMOS工艺设计，通过MPW项目流片。
上述两块芯片由于输入/输出管脚数较多，所以都采用了封装测试的办法。芯片封装后，通过PCB板进行测试。