模数转换器(ADC)是模拟信号转换为数字信号过程中必不可缺的器件,高精度模数转换器与高级数字音频信号处理系统的高性能相匹配并被急切需要。Sigma-delta模数转换器(∑-ΔADC)以传统奈奎斯特模数转换器(Nyquist-Rate ADC)无法企及的高精度成为实现高精度模数转换器的不二选择。Σ-ΔADC利用过采样、噪声整形和降采样数字抽取滤波等技术实现高精度,在模拟领域进行低精度的信号处理,降低模拟电路设计难度;在数字域进行高精度的信号处理,充分利用数字信号处理的强大功能,实现用速度换精度;是一种易于集成,整体性能优越,与标准CMOS工艺完美兼容的模数转换器。基于∑-ΔADC突出优点,∑-ΔADC始终是高精度模数转换器研究的热点和主要方向。∑-Δ调制器是∑-ΔADC的核心和关键部分,它的性能直接决定了整个转换器的性能,所以∑-Δ调制器设计是∑-ΔADC实现高精度的难点和重点。因此,本文重点研究高精度∑-Δ调制器。首先,系统研究了∑-Δ调制器的原理与关键技术。系统比较了奈奎斯特ADC和∑-ΔADC的特点和性能,明确了∑-ΔADC在高精度音频领域的突出优势。之后,研究了∑-Δ调制器的原理与关键技术,分析了一阶、二阶、单环高阶、级联以及多位等调制器结构的特点,总结了∑-Δ调制器性能与调制器的阶数、过采样率和量化器位数之间的关系。最后,从参数确定、结构选择、系统设计、电路实现、版图规划,详细总结和展示了∑-Δ调制器完整的设计流程。深入研究了∑-Δ调制器系统结构,借助MATLAB软件对∑-Δ调制器进行了建模和仿真,总结出∑-Δ调制器系统的设计方法。该方法包括,根据∑-Δ调制器的带宽、精度指标要求以及应用领域,来确定调制器的基本结构类型、整形阶数、过采样率以及量化位数等基本参数,设计噪声传递函数并对噪声传递函数的零极点进行优化,选择并优化调制器具体结构实现噪声传递函数,确定调制器结构系数(前馈因子、反馈因子和积分器增益因子)并利用SIMULINK进行优化,通过系统仿真验证理想情况下调制器系统结构的性能是否满足设计指标。利用该设计方法,确定单环二阶4位量化和过采样率为256的调制器结构,适合本文的设计指标要求。研究了基于开关电容(Switched Capacitor,SC)技术实现的∑-Δ调制器,分析了开关电容电路的噪声和非理想因素对∑-Δ调制器性能的影响。对噪声和非理想因素进行了全面分析,利用SIMULINK进行建模和仿真,定量分析了一些重要因素对调制器的影响。通过系统仿真获得各个模块要求的性能指标,为∑-Δ调制器各模块电路设计提供了依据。利用这些模型和性能指标指导电路设计,缩短了设计周期、提高了设计效率。完成了一款高精度双通道音频∑-Δ调制器的设计。其每个通道都由完全相同∑-Δ调制器构成,它是一个单环二阶4位量化并采用积分器级联后馈式(cifb)结构的调制器,其中积分器用延迟积分器改进,这是系统设计优化的调制器结构。二阶单环结构简化了电路设计、提高了调制器稳定性;采用4位量化器提高了调制器的精度;采用延迟积分器降低了误差;cifb结构增加了调制器的稳定性和动态范围。单通道的调制器电路包括两个开关电容积分器(每个积分器包括运算放大器、开关以及电容)、一个由4位flashadc构成的量化器,一个采用时钟随机化算法(cla)技术实现动态元件匹配(dem)的dem模块、采用开关电容阵列实现的两个dac和一个编码器(bin-to-thermencoder)。另外整个双通道系统包括一个公用带隙基准源电路和一个公用时钟产生电路。调制器电路采用全差分结构,不仅可以消除偶次谐波、提高电源电压抑制比以及减弱电路共模噪声等其他非理想因素,而且还可以有效增大输入输出摆幅和提高动态范围。针对高精度∑-Δ调制器的需要,设计完成了一款动态频率补偿高增益两级结构运算放大器。运算放大器第一级采用共源共栅nmos输入结构,第二级采用共源结构,两级结构有效提高了放大器的增益。在运算放大器补偿电容上并联一个开关电容实现动态rc连续时间(电阻电容)频率补偿,在采样相增大运放相位裕度来提高调制器的稳定性,在积分相提高运放增益和压摆率来减小有限直流增益和压摆率对调制器的影响。研究了高性能带隙基准源技术。在深入分析传统带隙基准源电路原理和结构的基础上,对cmos共源共栅基准源结构进行了改进,得到了一种高性能基准电压源电路。将主体电路中产生正温度系数电流的电阻移到基极和电源地之间,增加了主体电路两个分支之间的匹配性,减小了电阻误差对分支电路中电流的影响,提高了基准电压的精度;同时,减少一个偏置电压产生支路,节约了芯片面积,降低了功耗。研究了高性能比较器和动态元器件匹配(dem)技术。在4位flashadc中采用预放大栓锁比较器,具有增益高、速度快、灵敏度高以及功耗低的特点,而且能够减小踢回噪声对量化器输出结果的影响。为减小dac非线性的影响,采用时钟随机化算法(cla)技术进行了动态元器件匹配,将量化器的16路输出信号的反馈路径随机化,提高了调制器的动态性能。合理选择采样电容、积分电容以及反馈电容的数值、并采用单元电容阵列实现,减小了开关噪声,降低了系统的面积和功耗开销。两相互不交叠时钟电路为积分器、量化器和开关电容dac提供了精确的时钟控制信号。最后,本文完成了一款高精度双通道音频多位Σ-?调制器的设计。它采用chartered0.5μmcmos工艺,版图面积为6mm2。工作电压5伏,双通道功耗为168mW。工作频率为12.288MHz,过采样率为256,带宽为24kHz。利用-3dBFS@15kHz的输入信号进行版图仿真,调制器SNDR为120.9dB,有效位数为19.8位。