随着半导体技术的高速发展,模数转换器（ADC）作为通信、视频传输等领域的重要组成部分,ADC的精度、速度要求也随现今的发展有着更为严苛的规定。在众多的ADC结构里,算法ADC具备着高精度、低功耗、低成本的设计优势。因此本文针对高精度低功耗算法ADC进行了相关的研究。论文首先介绍了本课题的研究背景以及意义,并对算法ADC的基本特性进行了分析;其次对传统的算法ADC进行了改进,使用了冗余符号位编码（RSD编码）,极大改善了算法ADC对比较器性能的依赖性,提升了算法ADC的精度,降低了功耗;同时也对算法ADC进行了Matlab/Simulink建模,充分验证了算法ADC使用RSD编码的合理性和有效性,并总结了影响算法ADC精度的误差来源;接着对算法ADC的各个电路模块进行了原理分析和综合仿真,具体包括分时复用电容阵列、带隙基准电路、运算放大器电路、交叉不相重叠的时钟的生成电路、CMOS传输管开关电路和栅压自举开关电路、加法器电路、比较器电路、稳压器电路、输入多选一电路和偏置电路的设计和仿真。最后对整体电路进行了tt、ss和ff三个工艺角下的仿真以及版图的布局和绘制。其优点（1～3）和创新点（4～6）有:1.RSD编码模式对算法ADC使用的比较器阈值误差限制有了极大的改善,提升了算法ADC的精度,减小了设计难度。2.核心电路电容的分时复用功能缩小了版图面积,降低了功耗。3.算法ADC使用全差分架构,抑制了共模扰动,提高了量化范围和精度。4.电容阵列中使用了补偿电容以对运放输入端的offset电压进行补偿,增大了算法ADC的精度。5.算法ADC拥有个多输入接口,易于作为单个模块集成到其他芯片上。6.比较电路采用全差分开关电容加法器和比较器结合的方法,避免了芯片上使用负电压。最终设计了一款基于DBH 0.18μm CMOS工艺,采用1.5比特/级的高精度低功耗算法ADC,其采样频率为0.5MHz,功耗为6mW,输出有效数字位数为12bit,版图面积为300μm×650μm。