模数转换器(ADC:Analog-to-Digital Converter)作为信号链路中必不可少的一个模块单元,被广泛应用在各种片上系统中。此外,在无线传感网络、生命监测和便携式娱乐等低功耗应用场合中,电池的寿命及单次供电持续时间也成为一个亟待解决的问题。随着工艺特征尺寸的不断减小,模拟电路的设计变得越来越困难。和过采样(Delta-Sigma)ADC、流水线型模数转换器(pipeline ADC)相比,逐次逼近型模数转换器(SAR ADC)由于结构简单、功耗低、易于集成等优点成为了研究的热点。本文在理论创新方面主要的工作有:(1)提出了能够显著优化低功耗逐次逼近型模数转换器整体功耗的非对称电荷补偿型开关时序,并对该时序的开关功耗、复位功耗和线性度进行了分析。和单调型开关时序相比,该开关时序能够降低93.8%的开关功耗。如果将复位功耗考虑在内,采用该开关时序的电容型DAC的总功耗(开关功耗与复位功耗之和)将优化到18.4%。在电容具有相同匹配精度的前提下,本文提出的非对称电荷补偿型开关时序的最大微分非线性误差满足的高斯分布的方差仅仅是单调型开关时序对应的最大微分非线性误差满足的高斯分布的1/2。通过采用节能型电荷补偿型开关时序,基于SMIC0.18-μm CMOS工艺,本文设计实现了一款0.6-V、10位、20kS/s的超低功耗逐次逼近型模数转换器。测试结果显示,在奈奎斯特输入条件下,该ADC达到9.4位的有效位数,功耗仅为38nW。(2)对工作在弱反型区的动态锁存比较器的输入失调电压随比较器共模输入电平的变化关系进行了理论推导和仿真验证。根据理论分析得到的结果,在0.6-V的电源电压下,通过对比较器中晶体管尺寸进行优化,当比较器输入共模电平从300mV变化到450mV时,输入失调电压的3×σ变化幅度为0.15mV,仅为1/8LSB。(3)对限制逐次逼近型模数转换器采样速度的因素进行了分析,通过对逐次逼近型模数转换器中电容型DAC的结构进行改进,提出了一种能够有效改善逐次逼近型模数转换器采样速度的新型DAC结构。基于SMIC 65-nm CMOS工艺,本文设计了一款1.2-V、10位、300MS/s的低功耗SAR ADC。介于功耗、芯片面积和采样速度等方面的折衷考虑,该逐次逼近型模数转换器采用了两级子DAC,其中第一级子DAC精度为5位,第二级子DAC精度为10位。和传统逐次逼近型模数转换器的结构相比,电路规模仅增加了32个单位电容和74个门电路的小规模数字逻辑。后仿真结果显示,在奈奎斯特输入条件下,该模数转换器的有效位数可达到9.67位,功耗仅为1.27mW。