乘法器是微处理器中的重要部件,它的设计与实现直接影响着整个数字系统的性能,因此高性能乘法器的设计仍然被关注。另一方面,激烈的市场竞争加速了产品的上市进程,从而要求设计者尽量缩短设计时间。为了兼顾乘法器的性能和设计时间,通常使用基于标准单元库的半定制设计方法。但是传统的半定制设计方法受限于库中标准单元有限的驱动能力,无法实现最短路径延时。为此,本文提出了基于标准单元库扩展的乘法器设计方法,消除了传统方法的不足。本文设计并实现17 bit×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法,Wallace树形结构,以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实现关键路径中每一级门功效相等,从而得到最短路径延时。将TSMC 90nm标准单元库扩展得到扩展单元库,使用两个单元库分别版图实现数字乘法器,基于扩展单元库实现的乘法器速度提升10.87%。实验结果表明,基于标准单元库扩展的半定制设计方法可以有效提升电路的性能,这种方法尤其适用于电路负载过大的情况。