现代电子系统的飞速发展对DC–DC变换器等电源管理芯片（PMIC）提出了更严格的要求。一方面,随着半导体制造工艺不断向先进节点发展,CPU等典型负载工作电压逐渐降低,而电流却不断增加;另一方面,为在给负载提供更大功率的同时保证高效率,DC–DC变换器的输入电压需要相应提高。在高降压比、宽输入范围背景下,现代DC–DC变换器为实现高集成度、高效率、快速瞬态响应等设计目标,需要在损耗分析、建模控制、拓扑架构及电路模块设计等方面不断改进和创新。本文围绕高性能DC–DC变换器芯片的设计,针对SC变换器、Buck变换器、LDO三种拓扑,在下述几方面进行了深入研究和探讨:1、在损耗分析和高效率研究方面,针对Buck变换器,提出了用位移电流进行校正的新密勒平台以及基于新密勒平台的开关过程、开关损耗的分析方法,比基于传统密勒平台的分析方法更加准确。针对开关电容（SC）变换器,在分析其软开关特性的基础上,提出了基于电荷守恒分析电荷重分配等损耗的方法,比现有方法更加简捷高效。效率分析表明当SC变换器用作电压变换且不需要调节输出时可获得高效率,是一种理想的“直流变压器”模型。此外,SC变换器无磁且容易实现高集成度,可将其应用范围拓宽到大电流的场合并部分替代Buck等传统开关电感变换器,取得更好的性能。2、SC变换器在现代DC–DC变换系统中有着广泛应用前景,然而具有大电流能力的高效率SC变换器芯片的设计仍然面临许多挑战。本文提出了两相SC变换器拓扑,通过双支路交错工作的方式可确保输入电流的连续性。在具体实现方面,通过恒流驱动模式解决了软启动阶段的器件电压应力问题。提出了飞跨电容复用的全NMOS功率链自举驱动方案,解决了SC变换器因为功率管较多而设计实现难的问题。为维持宽负载范围的高效率,还根据最优效率和开关频率的对应关系,采用基于有限状态机（FSM）的频率调制方式,在轻载时自动降低开关频率来提高效率。所设计的两相SC变换器芯片使用180nm BCD工艺制造。测试结果证明了所提出的两相拓扑和自供电栅极驱动方法等的有效性。芯片输入电压范围为5～12V,最大输出电流4A,峰值效率96.5%。3、在建模、控制方面,提出了一套针对闭环Buck变换器系统建立离散时间（DT）模型的方法。不同于传统模型只在低频情况下才成立,所建立的模型在高频段依然准确并可用来预测次谐波振荡等问题。此外也区别于现有的高频建模方法,无论是调制器模型还是变换器模型,都从状态方程出发进行推导,更具有普适性。在此基础上,针对在现代DC–DC变换器中应用广泛的恒定导通时间（COT）调制方式进行了专门分析,结果表明其电流模式是稳定的,而电压模式是不稳定的,因此需要专门设计斜坡补偿电路。作为验证,采用180nm BCD工艺设计了一款COT-V~2控制的低压大电流Buck变换器,其输出电压0.7～1.5V,最大负载电流6A,适合给基于先进工艺实现的CPU等负载供电。流片测试结果验证了建模分析和所设计的斜坡补偿等电路的正确性。4、考虑到现代DC–DC变换系统中宽输入电压范围LDO的必要性及其设计实现的复杂度,提出一种带有内建阈值的新型线性稳压器系统架构。在所提出架构里,误差放大器（EA）的参考输入和供电电压都直接与LDO的输出电压相连,避免了反馈电阻的使用,减小了芯片面积。基于电流镜的功率级则实现了从低压（LV）域到高压（HV）域的控制,既能满足宽输入的要求,也减少了高压管使用数量。此外还提出了一种新颖的增强型相位超前校正方法,大幅降低了补偿电容的面积。所设计的宽输入LDO芯片通过180nm BCD工艺进行制造。测试结果表明芯片支持5～12V输入,且在整个输入电压范围内具有极低的电源调整率（0.34m V/V）。此外,温度特性测量结果表明所提出的内建阈值架构LDO在具有驱动能力的同时,也具有类似带隙基准的零温度特性。本文围绕现代高性能DC–DC变换器芯片的设计,探讨了高降压比DC–DC变换器的系统架构和比较热门的SC变换器的优缺点等。既提出了效率分析、建模控制等方面的新方法,也在宽输入电压范围情形下针对器件电压应力、减少高压管数量和自举驱动等提出较优解决方案的基础上,基于BCD工艺设计了高效率大电流两相SC变换器、COT-V~2控制低压输出的Buck变换器、宽输入LDO等芯片,取得了预期效果。