科技的进步让日常生活中的电子产品功能越来越强,处理器性能越来越好,移动设备的访问也越来越频繁。我们的日常生活中离不开移动设备,但是移动设备运算速度慢,没有采用强大的数据保护系统,数据信息也能被轻易地盗取,面临更大的风险。安全问题甚至可以给国防带来巨大的隐患。通常,解决安全问题主要是依靠软件加解密技术进行防卫,但是软件的防卫手段也难以应付花样繁多的攻击方式,而且大量的数据对软件来说需要大量的处理器资源以及能量消耗。本文提供了一种基于国密算法的安全芯片,利用硬件技术对数据进行加解密,可广泛应用于移动设备、移动支付、智能家居等领域。该芯片采用了国产ARM内核,采用SOC数字设计先进的EDA工具和流程,集成了不同模块的高低速接口,结合了国家的安全加解密技术,具有运算速度快,功耗低的特点。该安全芯片主要用于移动设备,对后端设计提出了挑战。移动设备对芯片的运行速度和功耗都有比较高的要求。时序能否满足直接影响到了芯片的速度,时序分析和违例处理对设计提出了新的难题。芯片完成架构划分和前端设计时,我们通过RC工具进行逻辑综合,生成网表(Netlist),并用Encounter工具进行后端物理设计,生成芯片版图。Primetime工具读入网表和互连延时文件(.SPEF)进行静态时序分析,通过分析结果并利用工程改变命令(ECO,Engineer Change Order)进行修正。通过ECO命令,可以大大地降低修改时序的工作量。针对安全芯片的技术难题,本文提供了一种后端设计和时序分析的方法和流程。同时,本文介绍了后端设计中功耗的来源、原理、分析方法以及降低功耗所采用的方法,并给出了优化功耗后的结果。流片完成后,芯片各功能成功运行。其中工作频率为36Mhz,工作温度为0°C至80°C;典型工作电流为5m A;SM2加密速度为18Kbps,解密速度为23Kbps;SM2签名71次/s,验签速度37次/s;SM3杂凑值生成速度为17.5Mbps,SM4加解密速度为12.36Mbps。可见,该芯片已经满足实际使用需求,而且支持真随机数发生器和物理不可克隆函数(PUF)模块,具备非常好的性能。