数字对讲机是对讲机技术发展的方向，必然会逐步取代模拟对讲机。直到现在，我国对讲机模转数工程效果不是很明显，其主要原因是数字对讲机价格居高不下，究其根本原因是数字对讲机专业芯片的缺乏。芯片处于产业链的最顶端，掌握了芯片，就站在了行业的制高点。研发具有自主产权的数字对讲机芯片，具有广阔的市场前景，并且对推动对讲机的模转数工程的进展具有非常重要的意义。在数字对讲机芯片中射频收发机系统是关键技术之一，射频收发机的性能、成本、集成度等因素都直接影响着整个数字对讲机系统的成败，本项目针对数字对讲机RF接收发机集成电路进行了研究和开发，研究内容主要包括系统设计、射频前端电路、∑Δ分数频率综合器、中频相关电路和ΣΔADC电路设计，具体内容如下:　　首先从系统设计的角度出发，对三种常用的接收机结构进行了分析和比较，并结合DMR标准(协议标准TS102361，电磁兼容性和无线频谱相关标准EN300113和EN300390)和dPMR标准(协议标准TS102490，电磁兼容性和无线频谱相关标准EN301166)以及我国《数字对讲机系统设备无线射频技术指标要求》，选择低中频结构作为本项目的系统架构;并根据协议要求计算出系统的总体指标，通过分析级联系统特性和反复仿真，最终完成了系统指标在各个模块之间的分配。　　射频前端电路包括低噪声放大器和混频器两个部分。为了降低功耗、节约成本，低噪声放大器采用了单端输入的共栅极结构，并在片上完成了单端转差分操作和射频可编程增益放大，从而提高了低噪声放大器的动态范围;混频器电路采用了传统的吉尔伯特有源双平衡混频器，且应用正交混频结构使得本振为纯负频率信号，有效地避免了镜像信号和有用信号的混叠。　　中频相关电路包括正交信号失配校正电路、滤除镜像信号的复数滤波器、可变增益放大器、中频到基带的中频混频器电路。本项目采用的I/Q正交混频结构，为了降低I/Q失配，提出了一种正交信号失配校正的方法，给出了数学模型和电路实现，有效地解决了I、Q两路信号失配;为了滤除中频镜像信号并保持增益，创新地提出了一种低功耗Gm-R-C一阶有源复数滤波电路，并基于此种结构设计了一款四阶Butterworth复数滤波器应用于系统中。中频可变增益电路采用开环结构，并用级联的方式，实现了低功耗，高动态范围，并具有较好线性度可变增益放大器。并创新地提出了一种新的输出共模稳定方法，省去了单独的共模反馈电路，大大节省了功耗和芯片面积。中频到基带的混频器采用无源双正交混频器，是在ADC采样的同时完成混频的，由于采用无源混频的方式，并且4路中频信号的采样电容共用，有效地降低系统功耗和减少芯片面积，该电路还具有抑制由于IQ失配引起的镜像干扰的能力。接收机中ADC采ΣΔADC架构，其中调制器采用改进的单环二阶多位量化低功耗结构，其中第一级积分器采用斩波技术提高了系统的低频特性，并采用低功耗全差分运算放大器，进一步降低了电路的功耗。　　频率综合器是短距离无线收发机中的关键模块之一，其性能决定了整个收发机的性能。本项目对采用∑-Δ调制技术消除杂散输出的小数频率综合器进行了深入研究。通过分析单环高阶∑-Δ调制器和MASH1-1-1∑-Δ调制器结构，选取单环高阶∑-Δ调制器结构设计了一个输入为17位，输出为三位的三阶数字∑-Δ调制器，并通过加入一位伪随机信号，抑制输出极限环，电路采用VerilogHDL语言设计实现。频率综合器中VCO的设计采用了多频带LC-VCO结构，用5组二进制加权电容阵列将VCO输出频带划分为32个子频带，在满足系统宽调谐范围的同时，避免调谐增益过高使VCO对控制线输入噪声过于敏感，并且用限流电阻阵列代替传统结构中的电流源为VCO提供电流通路，可精确调控VCO输出摆幅，使其工作在电流限制区与电压限制区边界，优化相位噪声与功耗之间的折中。在鉴频鉴相器复位路径中引入延时单元，并可控制产生两种不同延时，防止因为工艺偏差带来的影响;在电荷泵电路中采用传输门开关和4条电流通路，保证电流源的时时开启，并引入反馈调节机制使电荷泵充放电电流动态匹配，较好的消除了电荷泵电路中的非理想因素;多模可编程分频器采用了基于高速双模预分频器的结构，其中双模分频器选用相位选择技术，并对工作在最高频率的正交二分频器进行了设计改进，可编程分频器可实现分频比在228到272连续可调。最后设计了用于产生参考频率的晶体振荡电路。　　利用TSMC0.18μm1P4M CMOS工艺设计了相应电路的版图。仿真结果表明，各个模块满足了系统设计的要求，在3V电源电压下，整个电路的电流消耗为19mA，满足了低功耗设计的要求。